特許
J-GLOBAL ID：200903023867548357
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-196319
公開番号（公開出願番号）：特開平5-041497
出願日： 1991年08月06日
公開日（公表日）： 1993年02月19日
要約：
【要約】【目的】 高密度集積を可能にする単一素子からなるインバーター回路を提供すること。【構成】 ドレインを形成する半導体に縮退した半導体を用い、nチャンネルのMOSトランジスタとpチャンネルのMOSトランジスタをドレイン同士で接触させて積層し、ゲート電極を共通にした構造からなる。これにより、単一素子で面積の小さなインバーター回路が実現される。
請求項（抜粋）：
基板上の一部に一導電型を有する第1の半導体と、第1の半導体と反対の導電型を有する第2の半導体と、第1の半導体と同一の導電型を有し縮退した第3の半導体と、前記第2の半導体と同一の導電型を有し縮退した第4の半導体と、第4の半導体と反対の導電型を有する第5の半導体と、第4の半導体と同一の導電型を有する第6の半導体とからなる積層構造を有し、少なくとも前記第2の半導体および第5の半導体の露出表面に第2および第4の半導体よりも禁止帯幅が広い材料からなる絶縁層とこの絶縁層上の電極を有し、前記第1の半導体と第6の半導体および第3または第4の半導体にそれぞれオーミック電極を有することを特徴とする半導体装置。
FI (2件)：
H01L 27/08 321 M
, H01L 27/08 321 N
