特許

J-GLOBAL ID：200903023923603358

回路基板およびその製造方法

発明者： 岡 賢吾 ,  長坂 崇 ,  浅井 康富 ,  太田 真治
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 伊藤 洋二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-337931
公開番号（公開出願番号）：特開2000-165040
出願日： 1998年11月27日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】 基板上に形成される表面配線層及びめっき層により、厚膜状の抵抗体と電気的に接続される表面電極部を構成してなる回路基板において、表面電極部及び抵抗体における抵抗値変化を抑制する。【解決手段】 アルミナシート11〜14が積層された積層基板10には、内部に内部配線層15が、一面11a側に表面配線層16及びめっき層18からなる表面電極部19が、各々形成されている。この積層基板10の一面11aのうち表面配線層16の周囲部分に、表面配線層16よりも厚い絶縁層としてのアルミナシート20を、表面配線層16を取り囲むように配設した後、表面配線層16と絶縁層20との厚みの差によって形成される段差Dを埋めるように、表面配線層16の露出面にめっき層18を形成し、続いて、めっき層18及びアルミナシート20の表面に、厚膜状の抵抗体30を形成する。

請求項（抜粋）：

基板(10)と、この基板(10)上に形成された表面配線層(16)と、前記表面配線層(16)上に形成されためっき層(18)と、前記めっき層(18)を介して前記表面配線層(16)と電気的に接続されて回路を構成する厚膜状の抵抗体(30)と、を有する回路基板において、前記基板(10)上における前記表面配線層(16)の周囲部分には、その厚みが前記表面配線層(16)よりも厚い絶縁層(20)が、前記表面配線層(16)を取り囲むように形成され、前記めっき層(18)は、前記表面配線層(16)と前記絶縁層(20)との厚みの差によって形成される段差を埋めるように、前記表面配線層(16)の上に形成され、前記抵抗体(30)は、前記めっき層(18)及び前記絶縁層(20)の上に形成されていることを特徴とする回路基板。

Fターム (8件)：

5E346AA43 ,  5E346CC17 ,  5E346CC25 ,  5E346CC35 ,  5E346CC36 ,  5E346DD23 ,  5E346FF04 ,  5E346FF13

引用特許：

審査官引用 (3件)

• 特公昭54-006700
  
• 特開平1-175293
  
• セラミック積層体の製造方法
  公報種別：公開公報   出願番号：特願平8-243148   出願人：京セラ株式会社