特許
J-GLOBAL ID：200903023932212400
半導体メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-000038
公開番号（公開出願番号）：特開平5-226613
出願日： 1992年01月06日
公開日（公表日）： 1993年09月03日
要約：
【要約】【目的】メモリセル上を通過する金属配線のピッチをワード線のピッチの2倍以上にすることによって、金属配線の加工技術に依らずにメモリセルの縮小を可能にする。【構成】ワード線を金属配線で裏打ちしなくてもワード線の抵抗による配線遅延が気にならない程度に分割し、ワード線を駆動するのに最低限必要な回路からなるワード線駆動回路3a〜5dを分割されたそれぞれのワード線に接続し、メモリセル上をワード線に対して2倍以上のピッチで平行に走る金属配線XSW0〜2,XSW0〜2とワード線駆動回路上をワード線に垂直に走る金属配線RA0〜3によってワード線を選択する。
請求項（抜粋）：
複数のグループに分けられたダイナミック型メモリセルと、該メモリセルの複数のグループのそれぞれのワード線に接続可能な複数のワード線駆動回路と、該ワード線駆動回路を選択するための複数の行デコーダーおよび複数のワード線駆動電流供給回路を有する半導体メモリ装置において、前記行デコーダーの選択信号線が前記メモリセル上をワード線に対して2倍以上のピッチで平行に通過することを特徴とする半導体メモリ装置。
IPC (2件)：
H01L 27/108
, G11C 11/401
H01L 27/10 325 N
, G11C 11/34 371 K
