特許

J-GLOBAL ID：200903023979478050

薄膜MOS型トランジスタ

発明者： 竹内 正浩
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-269665
公開番号（公開出願番号）：特開平5-110098
出願日： 1991年10月17日
公開日（公表日）： 1993年04月30日
要約：

【要約】【目的】 薄膜MOS形トランジスタ(TFT)のパンチスルーを抑える。【構成】 逆スタガ構造のTFTおいて、ゲート電極を凹状にしてTFTのチャネルをゲート電極の凹状の段差を横切るようにして、しかもゲート電極の段差の厚さをゲート電極の段差間の間隔より厚くすることにより相対的にゲート電極の厚みぶんのチャネル領域を長くして、平面寸法を微細化してもパンチスルーを起こさないチャネル長を確保できるようにする。

請求項（抜粋）：

半導体基板上に設けられた第1の絶縁膜と、前記第1の絶縁膜上に設けられた第1の導電膜から成る薄膜MOS型トランジスタのゲート電極と、前記薄膜MOS型トランジスタのゲート電極上に設けられた第2の絶縁膜と、前記第2の絶縁膜上に設けられた第1の半導体膜から成る薄膜MOS型トランジスタのソース、ドレイン、チャネル領域からなる逆スタガ構造の薄膜MOS型トランジスタにおいて、前記薄膜MOS型トランジスタのゲート電極が凹状であり、前記凹状のゲート電極を横切って前記薄膜MOS形トランジスタのチャネル領域が存在しており、前記薄膜MOS形トランジスタのゲート電極の凹部の段差の厚さが凹状のゲート電極の段差間の間隔より厚いことを特徴とする薄膜MOS型トランジスタ。

IPC (2件)：

H01L 29/784 ,  H01L 27/12