特許

J-GLOBAL ID：200903024013630854

回路動作シミュレーション装置及びその収束補助方法

発明者： 村山 敏夫
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-265124
公開番号（公開出願番号）：特開2001-092862
出願日： 1999年09月20日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】 浮きノードが存在する場合でも、有効なシミュレーションを行う。【解決手段】 電子回路の設計段階における回路動作の検証作業で以下の作業(1)〜(3)を実行する。作業(1)では、回路設計段階で作成されたネットリストに基づいて、参照電位に直流的に接続されていない浮きノード群を検出する。次に、作業(2)は、浮きノード群の検出作業によって検出された浮きノード群にダミーの電圧源(仮電圧源)を付加することにより、シミュレーションにおける収束性を確保する。そして、このダミーの電圧源を付加した回路について、シミュレーションプログラムによる回路動作の検証作業を行う。また、作業(3)は、回路のレイアウトをグラフィック表示する場合に、作業(1)で検出した浮きノード群の情報に基づいて、浮きノード群による配線だけを、他の配線とは区別して表示する。

請求項（抜粋）：

回路素子情報に基づいて設計段階の回路動作を検証する回路動作シミュレーション装置において、前記回路素子情報に含まれる1つの参照電位ノードから直流的な素子で接続されているノードをマークし、次いでそのマークされたノードに対して直流的な素子で接続されているノードをマークする動作を繰り返し、前記参照電位に直流的に接続された全てのノードをマークすることにより非浮きノード群を認識する第1の処理手段と、前記回路素子情報から前記第1の処理手段による処理によってマークされていない1つの浮きノードを検索し、当該浮きノードから直流的な素子で接続されているノードをマークし、次いでそのマークされたノードに対して直流的な素子で接続されているノードをマークする動作を繰り返し、浮きノード群を認識する第2の処理手段とを有し、前記第1の処理手段による処理を直流的に分離した参照電位ノードの数に応じて繰り返し行い、当該回路内の全ての非浮きノード群を認識した後、前記第2の処理手段による処理を直流的に分離した浮きノード群の数に応じて繰り返し行い、当該回路内の全ての浮きノード群を認識することにより、当該回路内の直流的に分離した浮きノード群を各群毎に認識するようにした、ことを特徴とする回路動作シミュレーション装置。

IPC (2件)：

G06F 17/50 ,  G01R 31/28

FI (3件)：

G06F 15/60 662 G ,  G01R 31/28 F ,  G06F 15/60 672 W

Fターム (8件)：

2G032AC08 ,  5B046AA08 ,  5B046BA03 ,  5B046DA05 ,  5B046GA01 ,  5B046JA04 ,  9A001HH32 ,  9A001JJ50