特許

J-GLOBAL ID：200903024038331622

スーパープロセッサー装置およびスーパーインポーズ制御方法

発明者： 渡邊 祐一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-305788
公開番号（公開出願番号）：特開2001-128063
出願日： 1999年10月27日
公開日（公表日）： 2001年05月11日
要約：

【要約】【課題】 本発明は、プロダクションスイッチャなどに用いられ背景映像に文字信号などをスーパーインポーズするためのキー信号を発生するスーパープロセッサー装置およびスーパーインポーズ制御方法を提供することを課題とする。【解決手段】 入力映像信号および入力キー信号を受け、当該入力映像信号または入力キー信号のうちいずれか一方を基に波形成形を行って出力信号を得るキー信号生成回路1と、入力映像信号およびキー信号生成回路1の出力信号を受け取ってフレーム遅延したそれぞれの出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする/しないについての書き込み制御を実行する第1のフレームメモリー回路2および第2のフレームメモリー回路3を有する。

請求項（抜粋）：

プロダクションスイッチャなどに用いられ背景映像に文字信号などをスーパーインポーズするためのキー信号を発生するスーパープロセッサー装置であって、入力映像信号および入力キー信号を受け、当該入力映像信号または入力キー信号のうちいずれか一方を基に波形成形を行って出力信号を得るキー信号生成回路と、前記入力映像信号および前記キー信号生成回路の出力信号を受け取ってフレーム遅延したそれぞれの出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする/しないについての書き込み制御を実行する第1のフレームメモリー回路と、前記入力映像信号および前記キー信号生成回路の出力信号を受け取ってフレーム遅延したそれぞれの出力信号を得るとともに、書き込み制御信号に応じて自己メモリーへの書き込みをする/しないについての書き込み制御を実行する第2のフレームメモリー回路を有することを特徴とするスーパープロセッサー装置。

IPC (3件)：

H04N 5/278 ,  G09G 5/00 510 ,  G09G 5/00 530

FI (3件)：

H04N 5/278 ,  G09G 5/00 510 S ,  G09G 5/00 530 M

Fターム (16件)：

5C023AA18 ,  5C023BA09 ,  5C023BA13 ,  5C023CA03 ,  5C023CA05 ,  5C023CA09 ,  5C023DA04 ,  5C023EA02 ,  5C023EA13 ,  5C082AA02 ,  5C082BA12 ,  5C082BA27 ,  5C082BB26 ,  5C082CA56 ,  5C082DA54 ,  5C082MM04

引用特許：

審査官引用 (3件)

• スーパー合成装置
  公報種別：公開公報   出願番号：特願平3-267719   出願人：日本電気株式会社
• 特開平4-274678
  
• 編集装置
  公報種別：公開公報   出願番号：特願平9-087036   出願人：ソニー株式会社