特許
J-GLOBAL ID：200903024047577804
漏れ電流を用いる強誘電体メモリ及び多進法強誘電体メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平9-114629
公開番号（公開出願番号）：特開平10-056141
出願日： 1997年05月02日
公開日（公表日）： 1998年02月24日
要約：
【要約】【課題】 誘電体の漏れ電流を用いて不揮発性を有する強誘電体及びその漏れ電流を用いて多進法を具現する多進法強誘電体メモリを提供する。【解決手段】 誘電体、高誘電体あるいは強誘電体をゲート絶縁物として用い、ゲート絶縁物の上部に強誘電体キャパシタを積層して強誘電体キャパシタの上部電極をゲートとして用い、ゲート絶縁物として用いられる誘電体の漏れ電流は、ショットキー放出やプールフレンケル放出により大いに物質を選定するか、構造を決めてゲートとビットラインとの間に一定の振幅の電圧を印加してドレイン3とソース2との間に電荷を誘導させて書込みを行い、ゲートとビットラインとの間にこれより高い様々なレベルの同一のパルス幅の電圧、あるいは同一のレベルの様々なパルス幅の抹消電圧を印加して、ドレイン3とソース2との間のチャンネルの誘導電荷を多様化することにより、多進法の情報を貯蔵させることができる。
請求項（抜粋）：
導電型の基板と、前記基板上に一定の幅の通電チャンネルを有する不純物でドーピングされたソース及びドレインと、前記ソース及びドレインの縁部と通電チャンネルを覆うように積層された誘電体層と、前記誘電体層に積層された下部電極と、前記下部電極に積層された強誘電体層と、前記強誘電体層に積層された上部電極とを備えて複数の単位セルを含む強誘電体メモリにおいて、前記誘電体層及び前記強誘電体層は所定の電圧以下では漏れ電流が無視されるほどに小さい値を有し、前記所定の電圧より大きい電圧では前記強誘電体の漏れ電流は無視されるほどに小さく、前記誘電体の漏れ電流は所定の値以上であることを特徴とする強誘電体メモリ。
IPC (6件)：
H01L 27/10 451
, G11C 11/22
, G11C 11/56
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 451
, G11C 11/22
, G11C 11/56
, H01L 29/78 371
