特許
J-GLOBAL ID：200903024048628933
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平5-213551
公開番号（公開出願番号）：特開平7-094696
出願日： 1984年05月28日
公開日（公表日）： 1995年04月07日
要約：
【要約】【目的】 素子表面を有効に利用するとともに、周辺素子を同時に形成して製造工程を簡略化する。【構成】 半導体トランジスタの制御電極領域の電位をキャパシタを介して制御する半導体素子およびその周辺素子が一導電型の半導体層に複数形成される半導体装置の製造方法において、反対導電型の半導体より成る素子分離領域8,9と、前記周辺素子を形成するための同じく反対導電型の半導体領域7とを同時に形成し、マスク材によって、反対導電型の前記制御電極領域17と、同時に前記素子分離領域に反対導電型半導体15,16を重ねて形成する。
請求項（抜粋）：
半導体トランジスタの制御電極領域の電位をキャパシタを介して制御する半導体素子およびその周辺素子が一導電型の半導体層に複数形成される半導体装置の製造方法において、反対導電型の半導体より成る素子分離領域と、前記周辺素子を形成するための同じく反対導電型の半導体領域とを同時に形成し、マスク材によって、反対導電型の前記制御電極領域と、同時に前記素子分離領域に反対導電型半導体を重ねて形成する、ことを特徴とする半導体装置の製造方法。
IPC (2件)：
前のページに戻る
