特許
J-GLOBAL ID：200903024084096549
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
大西 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平8-107232
公開番号（公開出願番号）：特開平9-293805
出願日： 1996年04月26日
公開日（公表日）： 1997年11月11日
要約：
【要約】【課題】 端子電極のショート及び接続不良をなくし、また、実装時の位置ズレをなくすことができる半導体装置を得る。【解決手段】 板状の基体23と、この基体23の上面に設けた半導体素子と、半導体素子を電気的に他の回路基板31と接続するために基体23の下面に設けた複数の端子電極27、29とを具備し、回路基板31に形成した接続用パターン33に端子電極27、29とを溶着して回路基板31に実装する半導体装置21において、端子電極27、29のうち複数個の端子電極29を他の端子電極27と異なる融点のもので形成する。
請求項（抜粋）：
板状の基体と、該基体の上面に設けた半導体素子と、前記半導体素子を電気的に他の回路基板と接続するために前記基体の下面に設けた複数の端子電極とを具備し、前記回路基板に形成した接続用パターンに前記端子電極とを溶着して前記回路基板に実装する半導体装置において、前記端子電極のうち特定の複数個の端子電極を他の端子電極と異なる融点のもので形成したことを特徴とする半導体装置。
IPC (2件)：
H01L 23/28
, H05K 3/34 512
H01L 23/28 Z
, H05K 3/34 512 Z
