特許
J-GLOBAL ID：200903024125799169
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
中野 雅房
公報種別：公開公報
出願番号（国際出願番号）：特願平3-189213
公開番号（公開出願番号）：特開平5-013820
出願日： 1991年07月02日
公開日（公表日）： 1993年01月22日
要約：
【要約】【目的】 半導体発光素子のように接合面を下にして半田接合によりエピサイドダウン実装される半導体素子において、半田材が接合面に付着することによって接合面にショート不良が発生することを防止する。【構成】 サブマウント基板12の電極13aの上に電解メッキによって半導体発光素子1の面積と同じ面積(あるいは、より小さな面積)の銅メッキ層14aを突設し、さらに、銅メッキ層14aの上に半田メッキ層15aを形成する。サブマウント11上面の銅メッキ層14aの上には、接合面2に近い側の表面3を下にして半導体発光素子1を載置し、半田メッキ層15aによって半田接合し、半導体発光素子1をサブマウント11上にエピサイドダウン実装する。
請求項（抜粋）：
半導体素子の接合面に近い側の表面を、ステムやサブマウント等の素子固定部に半田接合させた半導体装置において、前記素子固定部の一部に前記半導体素子以下の面積を有する銅メッキ層を設け、該銅メッキ層の上に前記半導体素子を半田材により半田接合させたことを特徴とする半導体装置。
IPC (3件)：
H01L 33/00
, H01L 21/52
, H01S 3/18
