特許
J-GLOBAL ID：200903024128010914
MOS用定電流源回路
発明者：
出願人/特許権者：
代理人 (1件)：
石田 敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-280306
公開番号（公開出願番号）：特開平11-122057
出願日： 1997年10月14日
公開日（公表日）： 1999年04月30日
要約：
【要約】【課題】 MOSFETの製造プロセスにおいてチップサイズを大幅にアップしないで、バイポーラトランジスタと同等の定電流源回路を実現する。【解決手段】 MOS電界効果トランジスタで構成されるMOS用定電流源回路において、電圧電源と接地との間に第1の抵抗と共に直列に順に接続されるダイオード接合型の第1及び第2のMOS電界効果トランジスタQ11,Q12 と、電圧電源と接地との間に第2の抵抗と共に接続され且つ第2のMOS電界効果トランジスタと相互のゲートで共通に接続される第3のMOS電界効果トランジスタQ13とを備え、第1及び第2のMOS電界効果トランジスタの合成ゲートソース間電圧と第3のMOS電界効果トランジスタのゲートソース間電圧との差の電圧が第2の抵抗に印加して第2の抵抗に流れる電流から第1及び第2のMOS電界効果トランジスタに流れる電流を差し引いて合成して得た電流を吸い込み電流とする。
請求項（抜粋）：
MOS電界効果トランジスタで構成されるMOS用定電流源回路において、電圧電源と接地との間に第1の抵抗と共に直列に順に接続されるダイオード接合型の第1及び第2のMOS電界効果トランジスタと、前記電圧電源と前記接地との間に第2の抵抗と共に接続され且つ前記第2のMOS電界効果トランジスタと相互のゲートで接続される第3のMOS電界効果トランジスタとを備え、前記第1及び第2のMOS電界効果トランジスタの合成ゲートソース間電圧と前記第3のMOS電界効果トランジスタのゲートソース間電圧との差の電圧が第2の抵抗に印加して第2の抵抗に流れる電流から前記第1及び第2のMOS電界効果トランジスタに流れる電流を差し引いて合成して得た電流を吸い込み電流とすることを特徴とするMOS用定電流源回路。
IPC (4件)：
H03F 3/345
, G05F 3/24
, H01L 21/8238
, H01L 27/092
H03F 3/345 Z
, G05F 3/24 Z
, H01L 27/08 321 L
