特許
J-GLOBAL ID：200903024139321318
半導体装置及びその製造方法、回路基板並びに電子機器
発明者：
出願人/特許権者：
代理人 (3件)：
井上 一
, 布施 行夫
, 大渕 美千栄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-175322
公開番号（公開出願番号）：特開2005-012023
出願日： 2003年06月19日
公開日（公表日）： 2005年01月13日
要約：
【課題】スタックされた上下の半導体基板のショートを防止するとともに、アンダーフィルの充填性を向上させることにある。【解決手段】半導体装置は、集積回路12が形成された半導体基板10と、半導体基板10の第1及び第2の面20,38を貫通し、第1の面20から突出する第1の突出部41と、第2の面38から突出する第2の突出部42とを有する貫通電極40と、第2の面38の一部の領域を避けるとともに、第2の突出部42の周辺領域に、第1の突出部41の外縁以上に外側に広がって形成された絶縁層50と、を含む。【選択図】 図4
請求項（抜粋）：
集積回路が形成された第1の面及び前記第1の面とは反対側の第2の面を有する半導体基板と、
前記半導体基板を貫通し、前記第1の面から突出する第1の突出部と、前記第2の面から突出する第2の突出部とを有する貫通電極と、
前記第2の面の一部の領域を避けるとともに、前記第2の突出部の周辺領域に、前記第1の突出部の外縁以上に外側に広がって形成された絶縁層と、
を含む半導体装置。
IPC (3件)：
H01L25/065
, H01L25/07
, H01L25/18
