特許
J-GLOBAL ID：200903024151611283
不揮発性半導体記憶装置及びその閾値制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-031810
公開番号（公開出願番号）：特開平10-228786
出願日： 1997年02月17日
公開日（公表日）： 1998年08月25日
要約：
【要約】【課題】 不揮発性半導体記憶装置及びその閾値制御方法において、書き込み及び消去の動作の際にオーバープログラムビットの発生の抑制を図る。【解決手段】 メモリセルトランジスタの書き込みをするにあたって、印加パルス電圧・パルス時間及びベリファイ電圧レベルの初期設定を行い(ステップS1)、書き込みを行う1ビットのメモリセルトランジスタを選択し(ステップS2)、パルス電圧印加を行う(ステップS3)。この時、設定されたベリファイ電圧レベルを満足するかの判断を行い(ステップS4)、満足しなければ再度パルス印加を行う(ステップS3)。もし、満足するのであれば最終ベリファイ電圧レベルであるかどうかの判断を行い(ステップS5)、満足しなければ印加パルス電圧・パルス時間の減少を図り(ステップS6)、ベリファイ電圧レベルを更新する(ステップS7)。もし、満足するのであれば書き込みは終了する。
請求項（抜粋）：
メモリセルアレイを有し、該メモリセルアレイにおけるメモリトランジスタの閾値を変化させることにより情報を記憶する不揮発性半導体記憶装置であって、前記メモリセルトランジスタの閾値を変化させるためのパルスを発生するパルス発生器を備え、前記パルスはパルス電圧、パルス時間の少なくとも一方が可変であり、前記パルスによる前記メモリセルトランジスタの閾値の変化をベリファイするためのベリファイ電圧を発生するベリファイ電圧発生器をさらに備え、前記ベリファイ電圧は少なくとも第1、第2のベリファイ電圧を含み、前記メモリセルトランジスタの閾値変化時に、当該閾値が前記第1、第2のベリファイ電圧の間に入ったことに応答して、前記パルス発生器における前記パルス電圧の絶対値、パルス時間の少なくとも一方を減少させる制御手段をさらに備える、不揮発性半導体記憶装置。
FI (2件)：
G11C 17/00 601 Q
, G11C 17/00 611 A
