特許

J-GLOBAL ID：200903024167208519

シリアルデータによるタイミング可変装置

発明者： 衣笠 教英
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-237146
公開番号（公開出願番号）：特開2000-068989
出願日： 1998年08月24日
公開日（公表日）： 2000年03月03日
要約：

【要約】【課題】シリアルデータのビット数とゲート数を削減することのできるタイミングパルスのシリアルデータによるシリアル可変出力装置を提供する。【解決手段】 バイナリーカウンタ10と、そのビット出力の数よりも少ないビット数のシリアルデータ入力部30と、カウンタ10の各ビット出力を一方の入力端子に入力しシリアルデータを他方の入力端子の一部に入力する複数のEX-OR1〜6を有しそれらの出力を入力する一致ゲート7を有する一致検出部20と、この一致検出部20の出力をクロック入力信号のタイミングに同期させるD-FF8とを備え、EX-OR1〜6の他方の入力端子の残部には、バイナリーカウンタ10のビット出力の正転出力または反転出力を入力している。

請求項（抜粋）：

クロック入力信号をカウントするバイナリーカウンタと、このバイナリーカウンタのビット出力の数よりも少ないビット数のシリアルデータが入力されるシリアルデータ入力部と、前記バイナリーカウンタの各前記ビット出力を一方の入力端子に入力し前記シリアルデータを他方の入力端子の一部に入力する複数の個別一致検出部を有しこれらの個別一致検出部の出力を入力する全体一致検出部を有する一致検出部と、この一致検出部の出力を前記クロック入力信号のタイミングに同期させるタイミング整形部とを備え、前記個別一致検出部の他方の入力端子の残部には、前記バイナリーカウンタのビット出力の正転出力または反転出力を入力したことを特徴とするシリアルデータによるタイミング可変装置。