特許
J-GLOBAL ID：200903024170998768
不揮発性EPROM,EEPROM又はフラッシュEEPROMメモリ、不揮発性メモリを形成するための中間構造、及びトンネル酸化物を保護する不揮発性EPROM,EEPROM又はフラッシュEEPROMメモリの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-020548
公開番号（公開出願番号）：特開平7-045728
出願日： 1994年02月17日
公開日（公表日）： 1995年02月14日
要約：
【要約】【目的】 メモリ・セル(1)の浮動ゲート領域(6)と基板(2)の間に挿入された薄いトンネル酸化物層(8a)が光損傷するのを保護する。【構成】 メモリ・セル(1)の制御ゲート領域(7)と基板(2)の間にダイオード(D)を設けた。このダイオード(D)は、制御ゲート領域(7)をパターン化する前に適切に形成される。
請求項（抜粋）：
動作電位に達せる制御ゲート領域(7)、浮動ゲート領域(6)、及びこの浮動ゲート領域(6)を半導体材料の基板(2)から分離し且つブレイクダウン電位を持つトンネル酸化物層(8a)を有する多数のメモリ・セル(1)を備え、前記制御ゲート領域(7)及び前記浮動ゲート領域(6)が結合係数を呈する不揮発性EPROM,EEPROM又はフラッシュEEPROMメモリにおいて、前記制御ゲート領域(7)とアース領域(2)との間に挿入された選択的に開路される導電路(D)を備え、この導電路(D)は、前記制御ゲート領域(7)が前記動作電位にもたらされる時に電荷の通過を阻止するために開路し、そして前記制御ゲート領域(7)が前記動作電位よりも高いが前記結合係数によって除算された前記ブレイクダウン電位よりも低い電位に達した時に前記制御ゲート領域(7)と前記アース領域(2)の間で電荷の通過を許可するために閉路することを特徴とするメモリ。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
