特許
J-GLOBAL ID:200903024241558276

多層配線回路基板及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 綿貫 隆夫 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-210045
公開番号(公開出願番号):特開2001-036253
出願日: 1999年07月26日
公開日(公表日): 2001年02月09日
要約:
【要約】【課題】 実装される半導体装置等の電子部品との熱膨張率差に起因して発生する応力を吸収し得る多層配線基板を提供する。【解決手段】 絶縁性樹脂からなる絶縁層を介して多層に積層された配線パターンの各々が、絶縁層を貫通するヴィアによって電気的に接続されて成る多層配線回路基板において、該配線パターンのうち、半導体素子等の電子部品が実装される配線パターン22、22・・が、前記多層配線回路基板を主として構成する本体部基板10の絶縁層14,14・・を形成する樹脂よりも低弾性率の低弾性樹脂によって形成された低弾性樹脂層24の外層に形成され、且つ前記外層及び低弾性樹脂層24を貫通するヴィア26によって本体部基板10に形成された本体部パターン16,16・・と電気的に接続されていることを特徴とする。
請求項(抜粋):
絶縁性樹脂からなる絶縁層を介して多層に積層された配線パターンの各々が、前記絶縁層を貫通するヴィアによって電気的に接続されて成る多層配線回路基板において、該配線パターンのうち、半導体素子等の電子部品が実装される実装配線パターンが、前記多層配線回路基板を主として構成する本体部基板の絶縁層を形成する樹脂よりも低弾性率の低弾性樹脂から成る低弾性樹脂層の外層に形成され、且つ前記外層及び低弾性樹脂層を貫通するヴィアによって本体部基板に形成された本体部配線パターンと電気的に接続されていることを特徴とする多層配線回路基板。
IPC (4件):
H05K 3/46 ,  H05K 1/11 ,  H05K 3/40 ,  H05K 3/42 640
FI (8件):
H05K 3/46 T ,  H05K 3/46 N ,  H05K 3/46 Q ,  H05K 1/11 H ,  H05K 1/11 C ,  H05K 1/11 N ,  H05K 3/40 K ,  H05K 3/42 640 B
Fターム (33件):
5E317AA04 ,  5E317AA07 ,  5E317AA24 ,  5E317BB01 ,  5E317BB03 ,  5E317BB12 ,  5E317BB18 ,  5E317CC32 ,  5E317CC33 ,  5E317CC51 ,  5E317CC52 ,  5E317CD21 ,  5E317CD32 ,  5E317GG09 ,  5E317GG14 ,  5E346AA43 ,  5E346CC08 ,  5E346CC09 ,  5E346CC32 ,  5E346CC33 ,  5E346DD17 ,  5E346DD23 ,  5E346DD24 ,  5E346DD44 ,  5E346EE13 ,  5E346FF04 ,  5E346FF09 ,  5E346FF13 ,  5E346FF14 ,  5E346GG15 ,  5E346GG17 ,  5E346GG18 ,  5E346GG22

前のページに戻る