特許

J-GLOBAL ID：200903024254568998

デジタル信号増幅回路及び光受信回路

発明者： 井出 聡
出願人/特許権者： 富士通株式会社
代理人 (1件)： 横山 淳一
公報種別：公開公報
出願番号（国際出願番号）：特願2000-017118
公開番号（公開出願番号）：特開2001-211040
出願日： 2000年01月26日
公開日（公表日）： 2001年08月03日
要約：

【要約】【課題】 デジタル信号増幅回路及び光受信回路に関し、入力信号の論理レベル“L”のレベルが過大であってもデューティ比に変動を生じ難いデジタル信号増幅回路及び該デジタル信号増幅回路を適用する光受信回路を提供する。【解決手段】 1段目のマスター・スレーブ型自動スレショルド電圧制御回路を構成するマスター側のレベル検出回路の出力が無信号状態の電圧から変化を開始したタイミングと、スレーブ側のレベル検出回路の出力がマスター側のレベル検出回路の出力とは異なる電圧に変化したタイミングとを検出して形成されるリセット信号によって、後段の自動スレショルド電圧制御回路を構成するレベル検出回路をリセットした後に入力信号をデジタル信号に変換するように構成する。

請求項（抜粋）：

前段の出力と自動スレショルド電圧制御回路の出力を受ける増幅回路を複数段備えるデジタル信号増幅回路において、1段目のマスター・スレーブ型自動スレショルド電圧制御回路を構成するマスター側のレベル検出回路の出力が無信号状態の電圧から変化を開始したタイミングと、スレーブ側のレベル検出回路の出力がマスター側のレベル検出回路の出力とは異なる電圧に変化したタイミングとを検出して形成されるリセット信号によって、後段の自動スレショルド電圧制御回路を構成するレベル検出回路をリセットすることを特徴とするデジタル信号増幅回路。

IPC (9件)：

H03G 11/04 ,  H03F 3/08 ,  H03K 3/023 ,  H03K 5/08 ,  H04B 10/28 ,  H04B 10/26 ,  H04B 10/14 ,  H04B 10/04 ,  H04B 10/06

FI (5件)：

H03G 11/04 ,  H03F 3/08 ,  H03K 5/08 R ,  H03K 3/023 ,  H04B 9/00 Y

Fターム (50件)：

5J030CB00 ,  5J030CC01 ,  5J030CC03 ,  5J030CC05 ,  5J030CC06 ,  5J030CC11 ,  5J039DA12 ,  5J039DB19 ,  5J039DC05 ,  5J039KK19 ,  5J039MM06 ,  5J039MM16 ,  5J039NN01 ,  5J043AA17 ,  5J043AA23 ,  5J043FF01 ,  5J043GG03 ,  5J043GG05 ,  5J043GG08 ,  5J092AA01 ,  5J092AA11 ,  5J092AA46 ,  5J092AA47 ,  5J092AA56 ,  5J092CA32 ,  5J092CA85 ,  5J092FA00 ,  5J092HA02 ,  5J092HA09 ,  5J092HA19 ,  5J092HA25 ,  5J092HA29 ,  5J092HA44 ,  5J092KA01 ,  5J092KA03 ,  5J092KA04 ,  5J092KA15 ,  5J092KA17 ,  5J092KA33 ,  5J092MA01 ,  5J092MA02 ,  5J092MA13 ,  5J092MA16 ,  5J092SA13 ,  5J092TA01 ,  5J092TA06 ,  5J092UL02 ,  5K002AA04 ,  5K002CA01 ,  5K002DA05