特許
J-GLOBAL ID：200903024294655117
ダイナミック型半導体記憶装置および画像データ生成装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-168094
公開番号（公開出願番号）：特開平6-036555
出願日： 1992年06月26日
公開日（公表日）： 1994年02月10日
要約：
【要約】【目的】ライトサイクル時間を短縮すると共に、このダイナミック型半導体記憶装置を制御するCPUの動作効率を向上させる。【構成】演算制御部10を、OR演算支持信号OREbが能動レベルで所定の動作条件のとき能動レベルのOR演算制御信号ORCを発生する回路とする。論理演算部11a〜11dを、OR演算制御信号ORCが能動レベルで入力データ(DIa)が“1”のとき書込み許可信号WAを能動レベルにしてメモリセルへのデータを“1”にし、“0”のときは書込み許可信号WAを非能動レベルにする回路とする。
請求項（抜粋）：
複数のメモリセルを備えこれら複数のメモリセルのうちのアドレス信号により指定されたメモリセルに供給されたデータを書込み記憶し、記憶しているデータを読出すメモリセルアレイと、OR演算指示信号が能動レベルで所定の動作条件のとき能動レベルのOR演算制御信号を出力する演算制御部と、前記OR演算制御信号が能動レベルで入力データが第1のレベルのとき能動レベル第2のレベルのとき非能動レベル、前記OR演算制御信号が非能動レベルのときは能動レベルとなる書込み許可信号を発生する書込み許可信号生成部、及び前記OR演算制御信号が非能動レベルのときは前記入力データをそのまま出力し能動レベルのときは入力データが第1のレベルのとき第1のレベルのデータを出力する書込みデータ生成部を備えた論理演算部と、書込み信号が能動レベルで前記書込み許可信号が能動レベルのとき前記書込みデータ生成部の出力データを前記メモリセルアレイへ供給する書込み制御部とを有することを特徴とするダイナミック型半導体記憶装置。
IPC (2件)：
G11C 11/401
, G06F 15/64 450
