特許
J-GLOBAL ID:200903024296638694
半導体集積回路装置の設計方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
前田 弘 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-325077
公開番号(公開出願番号):特開2001-142928
出願日: 1999年11月16日
公開日(公表日): 2001年05月25日
要約:
【要約】【課題】 システム,LSI,回路などの設計において、設計を自動的に行なうことによる設計工数の削減と設計対象の品質の向上とを実現する。【解決手段】 回路規模,メモリ容量,ピン数,動作周波数などのパラメータが異なる回路などが互いに異なる複数の回路に関する情報が格納されているデータベースを用いる場合、各回路のパラメータを自動的に解析し、解析結果に応じて、要求仕様に適合するように半導体集積回路の設計を自動的に行なう。プロセッサ回路についてはマイクロコードを自動的に解析して、プロセッサ回路の改善や統合などを行なう。演算,回路要素を含むブロック機能IPを利用する場合には、IPの構造を階層化して登録したデータベースを用い、IP内部の各機能の接続部分をIPの外部に引き出して、新たなIPやシステムを構築する。
請求項(抜粋):
互いにパラメータが異なる複数の回路に関する情報が格納されているデータベースを用いて半導体集積回路装置を設計する方法であって、上記半導体集積回路装置の要求仕様を入力するステップ(a)と、上記データベースの複数の回路に関する情報を入力して、上記各回路のパラメータを自動的に解析するステップ(b)と、上記解析結果に応じて、要求仕様に適合するように上記半導体集積回路の設計を自動的に行なうステップ(c)とを含む半導体集積回路装置の設計方法。
IPC (4件):
G06F 17/50
, H01L 21/82
, H01L 27/04
, H01L 21/822
FI (7件):
G06F 15/60 654 K
, G06F 15/60 654 M
, G06F 15/60 656 F
, G06F 15/60 658 Z
, G06F 15/60 666 S
, H01L 21/82 C
, H01L 27/04 U
Fターム (21件):
5B046AA08
, 5B046BA03
, 5B046KA06
, 5F038CA03
, 5F038CA10
, 5F038CA17
, 5F038DF04
, 5F038DF05
, 5F038DF14
, 5F038EZ09
, 5F038EZ10
, 5F038EZ20
, 5F064AA01
, 5F064DD02
, 5F064DD32
, 5F064DD42
, 5F064EE02
, 5F064HH06
, 5F064HH09
, 5F064HH11
, 5F064HH12
引用特許:
前のページに戻る