特許

J-GLOBAL ID：200903024330572690

半導体基板の製造方法

発明者： 神澤 好彦 ,  齊藤 徹 ,  岩永 順子 ,  川島 孝啓 ,  ▲高▼木 剛
出願人/特許権者： 松下電器産業株式会社
代理人 (3件)： 岩橋 文雄 ,  坂口 智康 ,  内藤 浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-131361
公開番号（公開出願番号）：特開2004-335837
出願日： 2003年05月09日
公開日（公表日）： 2004年11月25日
要約：

【課題】歪Siを厚いSiGe緩和バッファ層無しでウエハの任意の場所に形成する。【解決手段】(001)表面を有するSi基板にドライエッチングによって開口部103を作製する。この時、側壁は一組の向かい合う{100}を選択する。その後、開口部側壁にSiバッファ層104とSiGe層105を形成する。そして基板を平坦化し、基板表面にSi結晶をエピタキシャルに成長する。これによって、上記SiGe層106上には、歪Si層108が形成できる。【選択図】 図1g

請求項（抜粋）：

{100}面からなる表面を有するシリコン基板に、少なくとも一対の対向する{100}面からなる側壁を有する開口部を形成する工程と、前記{100}面からなる側壁に前記開口部の深さ方向に対して垂直な方向にシリコンとは異なる格子定数を有する結晶層を堆積する工程と、前記シリコン基板の表面を平坦化する工程と、前記シリコン基板表面にシリコン結晶を堆積する工程によって、前記開口部の上部に歪シリコン層を形成する事を特徴とする半導体基板の製造方法。

IPC (4件)：

H01L21/20 ,  H01L29/161 ,  H01L29/78 ,  H01L29/786

FI (5件)：

H01L21/20 ,  H01L29/161 ,  H01L29/78 301B ,  H01L29/78 618B ,  H01L29/78 618E

Fターム (40件)：

5F052DA03 ,  5F052DB01 ,  5F052DB02 ,  5F052KA01 ,  5F110AA01 ,  5F110AA30 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110FF02 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG19 ,  5F110GG22 ,  5F110GG42 ,  5F110GG57 ,  5F110HJ01 ,  5F110HJ13 ,  5F110NN04 ,  5F110QQ19 ,  5F140AA01 ,  5F140AA08 ,  5F140AC28 ,  5F140BA01 ,  5F140BA02 ,  5F140BA05 ,  5F140BA20 ,  5F140BB18 ,  5F140BC12 ,  5F140BC15 ,  5F140BC19 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BG38 ,  5F140BK13 ,  5F140CE07