特許

J-GLOBAL ID：200903024331623360

薄膜トランジスタの製造方法及び表示装置の製造方法

発明者： 柴田 英次
出願人/特許権者： 株式会社アドバンスト・ディスプレイ
代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2003-302732
公開番号（公開出願番号）：特開2005-072443
出願日： 2003年08月27日
公開日（公表日）： 2005年03月17日
要約：

【課題】 表示装置の薄膜トランジスタにおいて、半導体層のパターン周縁部に沿って存在する半導体層の隆起がリーク電流経路となり、表示品質に悪影響を与えるという問題があったため、半導体層周縁部に隆起の無い薄膜トランジスタの製造方法を得る。【解決手段】 半導体層4とオーミック層5の島状加工のエッチング後に、弗素元素を含んだガスと酸素ガスとを含む混合ガスを用いてアッシングを行う。酸素ガスに加えて弗素元素を含むガスを用いているので、アッシング中に微量ながらエッチング反応が発生しており、エッチング時に処理基板面、特にレジストで被覆された領域のエッヂ部に多く付着したデポ反応物やレジスト等の再付着成分を除去する効果を奏する。しかも、本発明におけるアッシングガスのほとんどは酸素ガスからなることを特徴としているため、このアッシング自体に伴う新たなデポ反応物の生成等の変質層の生成はきわめて少ない。【選択図】 図1

請求項（抜粋）：

基板上に堆積した半導体膜上にレジストを塗布しパターニングする工程と、 前記パターニングされたレジストをマスクとして前記半導体膜をエッチングした後に、弗素元素を含むガスと酸素ガスとを含む混合ガスを用いてアッシングを行う工程と、 を含むことを特徴とする薄膜トランジスタの製造方法。

IPC (3件)：

H01L21/336 ,  H01L21/3065 ,  H01L29/786

FI (3件)：

H01L29/78 627C ,  H01L29/78 616K ,  H01L21/302 104H

Fターム (32件)：

5F004AA09 ,  5F004BD01 ,  5F004CA02 ,  5F004DA01 ,  5F004DA04 ,  5F004DA18 ,  5F004DA22 ,  5F004DA26 ,  5F004DA29 ,  5F004DB01 ,  5F004DB26 ,  5F004DB30 ,  5F004EB02 ,  5F110AA06 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110FF03 ,  5F110GG02 ,  5F110GG15 ,  5F110GG24 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK09 ,  5F110HK21 ,  5F110NN72 ,  5F110QQ01 ,  5F110QQ04 ,  5F110QQ09

引用特許：

出願人引用 (2件)

• 薄膜トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願2001-251415   出願人：シャープ株式会社
• 薄膜トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願2002-132556   出願人：日本電気株式会社, 秋田日本電気株式会社