特許

J-GLOBAL ID：200903024333248249

シリアル/パラレル変換回路

発明者： 黒田 清彦 ,  平田 朗規
出願人/特許権者： 富士通株式会社
代理人 (1件)： 森田 寛 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-247210
公開番号（公開出願番号）：特開平5-090978
出願日： 1991年09月26日
公開日（公表日）： 1993年04月09日
要約：

【要約】【目的】 本発明は,時分割多重データハイウェイによるデータ伝送におけるシリアル/パラレル(S/P)変換回路に関し,ハイウェイの構成の自由度を向上させることを目的とする。【構成】 S/P変換回路へその外部からデータの多重度設定値m(又はデータ長設定値l)を供給するように構成し,S→P変換タイミング回路6及びP→S変換タイミング回路7が多重度設定値mを用いて形成したタイミング信号によってS→P変換のためのシフトレジスタ1,F/F回路2及び多重回路3,P→S変換のためのF/F回路4及びシフトレジスタ5を制御するように構成する。

請求項（抜粋）：

各々に入力されるシリアル信号をパラレル信号に変換する複数のS→P変換用シフトレジスタ(1)と,前記S→P変換用シフトレジスタ(1)の各々に対応して設けられ,当該対応するS→P変換用シフトレジスタ(1)からのパラレル信号を取込んで出力するS→P変換用フリップフロップ回路(2)と,前記S→P変換用フリップフロップ回路(2)からのパラレル信号を順次取込んで出力する多重回路(3)と,外部から多重度設定値又はデータ長設定値を受けて形成した信号により,前記複数のS→P変換用フリップフロップ回路(2)を動作させると共に,前記S→P変換用シフトレジスタ(1),S→P変換用フリップフロップ回路(2)及び多重回路(3)を制御してS→P変換を行なわせるS→P変換タイミング回路(6)とを備えたことを特徴とするシリアル/パラレル変換回路。

引用特許：

審査官引用 (1件)

• 特開平3-027623