特許

J-GLOBAL ID：200903024344957756

MOSデバイス、およびその製造方法

発明者： 川口 健一 ,  山本 哲也
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-086823
公開番号（公開出願番号）：特開2000-286414
出願日： 1999年03月29日
公開日（公表日）： 2000年10月13日
要約：

【要約】【課題】 チャネル部のキャリアの実効移動度を高くできて、低抵抗なチャネル部を得ることができ、もって、低オン抵抗化を実現することができるMOSデバイスを得る。【解決手段】 金属と半導体を絶縁膜を介して接合したSiC-MOSFETにおいて、基板上に第1エピ層2を設けると共に、第1エピ層2の上に第2エピ層3を設け、第2エピ層3のドープ濃度を低くして反転層を厚く形成することにより、チャネル部のキャリアの実効移動度を高め、また第2エピ層3の層厚を小さくして短チャネル効果を防止するようにした。

請求項（抜粋）：

金属と半導体を絶縁膜を介して接合したMOSデバイスにおいて、前記半導体には、その有効不純物濃度が前記絶縁膜の近傍において他の部分よりも低くされ、少なくともその一部において反転層を形成するための低有効不純物濃度領域が設けられていることを特徴とするMOSデバイス。

FI (2件)：

H01L 29/78 301 B ,  H01L 29/78 301 H

Fターム (8件)：

5F040DA18 ,  5F040DA22 ,  5F040DC02 ,  5F040DC10 ,  5F040EC07 ,  5F040EE05 ,  5F040EH02 ,  5F040FC05