特許
J-GLOBAL ID：200903024345098013

半導体装置及び半導体装置の製造方法

発明者：
辻内 幹夫

辻内 幹夫 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (2件)： 吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2008-034526
公開番号（公開出願番号）：特開2009-194210
出願日： 2008年02月15日
公開日（公表日）： 2009年08月27日
要約：
【課題】MRAMのメモリ素子のスイッチング電流の製造時のバラツキを意図的に一方方向にシフトさせるができるMTJ素子を有する半導体装置及びその製造方法を得る。【解決手段】平面形状が横長の矩形状の下部電極EB1の右側寄りに平面形状が縦長の楕円形状のMTJ素子MD1が形成される。MTJ素子MD1上を覆って平面形状が下部電極EB1と同一形状の横長矩形状のMTJ上絶縁膜51が形成される。そして、MTJ上絶縁膜51として、MTJ素子MD1に圧縮ストレスを印加する圧縮ストレス絶縁膜や、MTJ素子MD1に引っ張りストレスを印加する引張ストレス絶縁膜が用いられる。【選択図】図1
請求項（抜粋）：
半導体基板の上方に形成された下部電極と、 前記下部電極上の一部に形成された磁性膜及び上部電極からなるMTJ素子と、 前記MTJ素子の表面及び側面を覆って形成され、前記MTJ素子にストレス印加するストレス絶縁膜とを備え、 前記ストレス絶縁膜は前記MTJ素子に対し、前記MTJ素子のスイッチング電流の増減に実効的な影響を与えるレベルの圧縮ストレスを印加する圧縮ストレス絶縁膜を含む、 半導体装置。
IPC (3件)：
H01L 21/824 ,  H01L 27/105 ,  H01L 43/08
FI (3件)：
H01L27/10 447 ,  H01L43/08 Z ,  H01L43/08 H
Fターム (18件)：
4M119AA08 ,  4M119BB01 ,  4M119CC01 ,  4M119DD25 ,  4M119DD45 ,  4M119EE03 ,  4M119EE22 ,  4M119EE28 ,  4M119FF05 ,  4M119FF15 ,  4M119JJ04 ,  4M119KK09 ,  5F092AA15 ,  5F092AA20 ,  5F092AB08 ,  5F092AC12 ,  5F092BB81 ,  5F092CA03
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM