特許

J-GLOBAL ID：200903024348783027

絶縁体基板の製造方法および半導体装置の製造方法

発明者： 二渡 智雄
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平7-134198
公開番号（公開出願番号）：特開平8-330594
出願日： 1995年05月31日
公開日（公表日）： 1996年12月13日
要約：

【要約】【目的】 絶縁体基板を用いた半導体装置、特に液晶表示装置となるTFTアクティブマトリクスアレイ基板の製造工程で、静電気発生により引き起こされるTFTの破壊やTFTの特性劣化を防止する。【構成】 絶縁体基板に1個以上の貫通孔を開け、この貫通孔内に形成した接続導電体16と絶縁体基板裏面に形成した裏面導電体膜18とを接続した絶縁体基板を作製し、この絶縁体基板を用いて形成する半導体装置の静電気対策用ショートリング4は前記接続導電体16に接続させる。【効果】 半導体装置の製造工程で製造装置と絶縁体基板との摩擦による静電気の発生を防止でき、またプラズマ処理工程でTFT電極等に帯電する電荷を基板外に逃がすことができ電極間ショート、TFTの破壊およびTFTの特性劣化を防止できる。

請求項（抜粋）：

半導体装置を1主面上に形成する絶縁体基板の製造方法において、まず前記絶縁体基板の1主面上に形成する半導体装置の静電気対策に用いられるショートリングに対応させて作製したマスクを用い、フォトリソグラフィ工程と穿孔加工とにより絶縁体基板の1主面より他の主面近くに達する開口を1箇所以上設け、次に前記開口に接続導電体を形成し、その後前記絶縁体基板の他の主面から、研磨加工により前記開口が現れるまで絶縁体基板を研磨し、次に前記絶縁体基板の他の主面に裏面導電体膜を形成して、前記開口部の接続導電体に前記裏面導電体膜を接続させたことを特徴とする絶縁体基板の製造方法。

IPC (3件)：

H01L 29/786 ,  G02F 1/136 ,  H01L 27/12

FI (3件)：

H01L 29/78 623 A ,  G02F 1/136 ,  H01L 27/12 A