特許

J-GLOBAL ID：200903024351181690

半導体装置およびその製造方法

発明者： 竹内 潔
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-133634
公開番号（公開出願番号）：特開平10-326892
出願日： 1997年05月23日
公開日（公表日）： 1998年12月08日
要約：

【要約】【課題】 回路の集積度を向上し、拡散層面積を低減することのできる半導体装置およびその製造方法を実現すること。【解決手段】 素子分離絶縁膜と、ゲート電極と、拡散層と、これらを覆う層間絶縁膜と、前記層間絶縁膜に開口されて前記拡散層に達するコンタクト穴と、を有する半導体装置において、前記素子分離絶縁膜上に配置され、ゲート電極と同じ材料により形成されたダミーゲートを有するとともに、前記ゲート電極と前記ダミーゲートの側面には前記層間絶縁膜とは異なる材質の絶縁膜が形成されている。

請求項（抜粋）：

素子分離絶縁膜と、ゲート電極と、拡散層と、これらを覆う層間絶縁膜と、前記層間絶縁膜に開口されて前記拡散層に達するコンタクト穴と、を有する半導体装置において、前記素子分離絶縁膜上に配置され、ゲート電極と同じ材料により形成されたダミーゲートを有するとともに、前記ゲート電極と前記ダミーゲートの側面には前記層間絶縁膜とは異なる材質の絶縁膜が形成されていることを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 ,  H01L 21/768

FI (3件)：

H01L 29/78 301 P ,  H01L 21/28 L ,  H01L 21/90 C