特許

J-GLOBAL ID：200903024373533906

半導体装置の製造方法

発明者： 遠藤 誠一 ,  宮河 義弘
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (3件)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2006-331447
公開番号（公開出願番号）：特開2008-147325
出願日： 2006年12月08日
公開日（公表日）： 2008年06月26日
要約：

【課題】簡単な製造方法で高性能な半導体装置を得ることが可能な技術を提供する。【解決手段】NMOSトランジスタ10のゲート構造13及びPMOSトランジスタ20のゲート構造23を覆って、半導体基板1上にシリコン窒化膜30及びシリコン酸化膜31を順次形成する。次に、PMOS領域におけるシリコン窒化膜30及びシリコン酸化膜31上に、紫外線を透過しない保護膜としてシリコン窒化膜32を形成する。そして、得られた構造の上方から、当該構造に対して紫外線100を照射する。これにより、NMOS領域におけるシリコン窒化膜30には紫外線が照射されて、当該シリコン窒化膜30の引張応力が増加する。【選択図】図8

請求項（抜粋）：

NMOSトランジスタが形成されるNMOS領域と、PMOSトランジスタが形成されるPMOS領域とを備える半導体装置の製造方法であって、 (a)半導体基板を準備する工程と、 (b)前記NMOS領域における前記半導体基板の上面上に前記NMOSトランジスタのゲート構造を形成する工程と、 (c)前記PMOS領域における前記半導体基板の上面上に前記PMOSトランジスタのゲート構造を形成する工程と、 (d)前記NMOSトランジスタ及び前記PMOSトランジスタの前記ゲート構造を覆って前記半導体基板上にシリコン窒化膜を形成する工程と、 (e)前記PMOS領域における前記シリコン窒化膜上に、紫外線を透過しない保護膜を形成する工程と、 (f)前記工程(e)の後に得られる構造の上方から、当該構造に対して紫外線を照射する工程と、 (g)前記工程(f)の後に前記保護膜を除去する工程と を備え、 前記工程(f)では、前記NMOS領域における前記シリコン窒化膜に対して前記紫外線が照射され、前記NMOS領域における前記シリコン窒化膜の引張応力が増加する、半導体装置の製造方法。

IPC (3件)：

H01L 21/823 ,  H01L 27/092 ,  H01L 29/78

FI (3件)：

H01L27/08 321C ,  H01L27/08 321A ,  H01L29/78 301N

Fターム (34件)：

5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB12 ,  5F048BC06 ,  5F048BD00 ,  5F048BE03 ,  5F048BF03 ,  5F048BF06 ,  5F048BF16 ,  5F048BG13 ,  5F048DA27 ,  5F140AB03 ,  5F140AC28 ,  5F140BA01 ,  5F140BB01 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG14 ,  5F140BJ08 ,  5F140BJ11 ,  5F140BJ27 ,  5F140BK26 ,  5F140CB04 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CC11 ,  5F140CC13 ,  5F140CE00 ,  5F140CF04