特許

J-GLOBAL ID：200903024374678215

半導体装置およびその製造方法

発明者： 遠山 隆之
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-220536
公開番号（公開出願番号）：特開2003-037116
出願日： 2001年07月19日
公開日（公表日）： 2003年02月07日
要約：

【要約】【課題】単一正電源動作を可能にしつつ、ゲート長を効果的に短縮することができる半導体装置およびその製造方法を提供する。【解決手段】電流チャネルを形成するチャネル層14と、チャネル層14上に形成された半導体層15,16,17,18,19と、少なくとも一部の半導体層上に形成されたゲート電極21とを有し、ゲート電極21下における半導体層15,16,17,18,19に当該チャネル層14を流れる電流のしきい値を制御する導電性不純物領域20が形成されている半導体装置であって、ゲート電極21下における半導体層17が、他の領域に比して薄く形成され、電流チャネルの形成方向への導電性不純物領域20の広がりが抑制されている。

請求項（抜粋）：

電流チャネルを形成するチャネル層と、前記チャネル層上に形成された半導体層と、少なくとも一部の前記半導体層上に形成されたゲート電極とを有し、前記ゲート電極下における前記半導体層に当該チャネル層を流れる電流のしきい値を制御する導電性不純物領域が形成されている半導体装置であって、前記ゲート電極下における前記半導体層が、他の領域に比して薄く形成され、前記電流チャネルの形成方向への前記導電性不純物領域の広がりが抑制されている半導体装置。

IPC (5件)：

H01L 21/337 ,  H01L 21/338 ,  H01L 29/778 ,  H01L 29/808 ,  H01L 29/812

FI (2件)：

H01L 29/80 C ,  H01L 29/80 H

Fターム (25件)：

5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD04 ,  5F102GJ05 ,  5F102GJ06 ,  5F102GK04 ,  5F102GK05 ,  5F102GL04 ,  5F102GM06 ,  5F102GN04 ,  5F102GN05 ,  5F102GN06 ,  5F102GQ01 ,  5F102GQ02 ,  5F102GR04 ,  5F102GR06 ,  5F102GR10 ,  5F102GS02 ,  5F102GS09 ,  5F102GT03 ,  5F102HC01 ,  5F102HC11 ,  5F102HC21