特許

J-GLOBAL ID：200903024377089830

遅延回路

発明者： 小松 和弘
出願人/特許権者： 富士通テン株式会社
代理人 (1件)： 西教 圭一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平5-157478
公開番号（公開出願番号）：特開平7-015301
出願日： 1993年06月28日
公開日（公表日）： 1995年01月17日
要約：

【要約】【目的】 小さい容量を有するコンデンサC1,C2を用いて、入力される矩形波とパルス幅の正確に等しい矩形波を長い遅延時間で遅延させて出力する。【構成】 集積回路などにおいて、コンパレータ1の出力スイッチング素子Q5と定電流源3とを直列に接続し、ダイオードD1を経てコンデンサC1を急速に充電し、その放電電流が、トランジスタQ6のベースを経て流れ、これによって長い遅延時間TF1を得る。このトランジスタQ6と定電流源4とを接続し、ダイオードD2を経てコンデンサC2を急速に充電させ、このコンデンサC2の放電電流は、トランジスタQ7のベースを経て放電させ、これによって長い遅延時間TR1を得る。トランジスタQ6,Q7はいずれもNPN形の導電形成であり、その電流増幅率を等しくし、コンデンサC1,C2の容量を等しくし、電流I1,I2を等しくして、各遅延時間TF1,TR1を等しくする。

請求項（抜粋）：

出力スイッチング素子Q5に直列に定電流源3が接続され、入力信号VINのレベルが予め定める弁別レベルVTH未満で出力スイッチング素子Q5をオンまたはオフの一方のスイッチング状態とし、入力信号VINのレベルが前記弁別レベルVTH以上で出力スイッチング素子Q5をオンまたはオフの他方のスイッチング状態とするコンパレータ1と、出力スイッチング素子Q5と定電流源3との接続点にアノードが接続されるダイオードD1と、ダイオードD1のカソードに接続され、定電流源3からのダイオードD1を介する電流によって急速に充電されるコンデンサC1と、コンデンサC1が接続されるベースを有し、コンデンサC1をゆっくり放電させる放電用トランジスタQ6とを含むことを特徴とする遅延回路。