特許

J-GLOBAL ID：200903024389384501

プロセッサ・インタ-フェ-ス・バスを通じてデ-タを転送する方法および装置

発明者： デイビッド・ウィリアム・トッド ,  マイケル・ディーン・スナイダー ,  ブライアン・キース・レイノルズ ,  マイケル・ジュリオ・ガーシア
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 大貫 進介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-190084
公開番号（公開出願番号）：特開2000-115208
出願日： 1999年07月05日
公開日（公表日）： 2000年04月21日
要約：

【要約】【課題】 キャッシュ間およびローカル・バス・スレーブとのデータ転送の双方に対応するデータ処理システムを提供する。【解決手段】 スレーブ・デバイスとの間でデータを転送する際、マスタ・デバイスによって与えられるアドレスをプロセッサ・インターフェース・バスから受信する。プロセッサ・インターフェース・バス上で第1信号をアサートし、スレーブ・デバイスがデータ・トランザクションを処理していることを示す。プロセッサ・インターフェース・バス上で第2信号をアサートし、プロセッサ・インターフェース・バスを用いて転送すべきデータは、メイン・メモリ・コントローラによって、メイン・メモリ内に格納すべきか否かを示す。データは、スレーブ・デバイスとプロセッサ・インターフェース・バスとの間で転送される。

請求項（抜粋）：

プロセッサ・インターフェース・バスと通信するスレーブ・デバイス間でデータを転送する方法であって、前記プロセッサ・インターフェース・バスは、マスタ・デバイスと通信し、前記方法は:前記プロセッサ・インターフェース・バスからアドレスを受信する段階であって、該アドレスが前記マスタ・デバイスから与えられる、段階;前記プロセッサ・インターフェース・バス上で第1信号をアサートし、前記スレーブ・デバイスがデータ転送トランザクションを処理していることを示す段階;前記プロセッサ・インターフェース・バス上で第2信号をアサートし、前記プロセッサ・インターフェース・バスを用いて転送すべきデータは、前記プロセッサ・インターフェース・バスと通信するメイン・メモリ・コントローラによって、メイン・メモリに格納すべきものか否かを示す段階;および前記スレーブ・デバイスと前記プロセッサ・インターフェース・バスとの間で前記データを転送する段階;から成ることを特徴とする方法。

IPC (3件)：

H04L 12/40 ,  G06F 13/36 320 ,  G06F 13/42 310

FI (3件)：

H04L 11/00 321 ,  G06F 13/36 320 A ,  G06F 13/42 310