特許
J-GLOBAL ID：200903024406119760

液晶表示パネルの駆動方法および液晶表示パネル

発明者：
井上 尚人

井上 尚人 について

, 
山本 智彦

山本 智彦 について

, 
田中 恵一

田中 恵一 について

, 
藤原 晃史

藤原 晃史 について

, 
市岡 秀樹

市岡 秀樹 について

, 
山根 康邦

山根 康邦 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 西教 圭一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-114207
公開番号（公開出願番号）：特開2001-296518
出願日： 2000年04月14日
公開日（公表日）： 2001年10月26日
要約：
【要約】【課題】 液晶表示パネルの消費電力を低減させる。【解決手段】 対向信号線構造のアクティブマトリクス方式の液晶表示パネル31において、画素が行列状に配置され、行毎に1行分の画素の画素電極33が能動三端子素子36を個別に介して1本の基準線39に接続され、列毎に1列分の画素の対向電極が1本の信号線に接続される。全基準線39は2系統以上の配線群に区分されている。極性が走査時間と同周期で変化する信号線駆動電圧が各信号線にそれぞれ印加され、かつ配線群毎に個別に予め定められている基準線駆動電圧が各配線群に属する全基準線にそれぞれ印加される。各配線群に属す基準線39にそれぞれ印加される基準線駆動電圧は相互に異なる。これによって、表示品位の低減および製造プロセス数の増加を防止しつつ、液晶表示パネルの消費電力を大幅に低減させることができる。
請求項（抜粋）：
液晶層が画素電極と対向電極との間に介在されてそれぞれ構成されていてかつ行列状に配置される複数の画素、ゲート電極とソース電極と画素電極に接続されるドレイン電極とをそれぞれ有する複数の能動三端子素子、行毎に1行分の画素の画素電極に接続される能動三端子素子のゲート電極が接続される走査線、行毎に1行分の画素の画素電極に接続される能動三端子素子のソース電極が接続される基準線、および、列毎に1列分の画素の対向電極が接続される信号線を含む液晶表示パネルの駆動方法であって、予め定めるフレーム時間毎に予め定める走査時間だけ能動三端子素子をオン状態にさせる走査線駆動電圧が各走査線にそれぞれ印加され、かつ、極性が走査時間と同周期で変化する信号線駆動電圧が各信号線にそれぞれ印加され、全基準線が2系統以上の配線群に区分され、配線群毎に個別に予め定められている基準線駆動電圧が各配線群に属する全基準線にそれぞれ印加され、各配線群に属す基準線にそれぞれ印加される基準線駆動電圧が相互に異なることを特徴とする液晶表示パネルの駆動方法。
IPC (7件)：
G02F 1/133 550 ,  G09F 9/30 ,  G09F 9/30 338 ,  G09G 3/20 611 ,  G09G 3/20 621 ,  G09G 3/20 623 ,  G09G 3/36
FI (7件)：
G02F 1/133 550 ,  G09F 9/30 Z ,  G09F 9/30 338 ,  G09G 3/20 611 A ,  G09G 3/20 621 B ,  G09G 3/20 623 W ,  G09G 3/36
Fターム (34件)：
2H093NA34 ,  2H093NB23 ,  2H093NC02 ,  2H093NC10 ,  2H093NC16 ,  2H093NC34 ,  2H093ND39 ,  2H093ND53 ,  2H093ND54 ,  5C006AA11 ,  5C006AC11 ,  5C006AC24 ,  5C006AF42 ,  5C006BB16 ,  5C006BC06 ,  5C006BC23 ,  5C006FA47 ,  5C080AA10 ,  5C080BB05 ,  5C080DD26 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ01 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06 ,  5C094AA22 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094EA04 ,  5C094EA07 ,  5C094GA10
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM