絶縁ゲート型電界効果トランジスタ及びその製造方法

発明者： ,
出願人/特許権者： ,
代理人 (1件)：小川勝男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-259369
公開番号（公開出願番号）：特開2002-076332
出願日： 2000年08月24日
公開日（公表日）： 2002年03月15日
要約：

【要約】【課題】本願発明の第1の課題は、ゲート電極下のソース・ドレイン接合領域の浅接合化と当該領域の低抵抗化とを合わせて実現したゲート絶縁型電界効果型トランジスタを提供することである。本願発明の別な課題は、大電流且つ高速度動作が可能な微細な相補型ゲート絶縁型電界効果型トランジスタを提供することである。【解決手段】微細MOSトランジスタに於いて、高濃度で浅いソース・ドレイン拡散層領域内部にピークを有する如く低濃度のIn又はGaからなる不純物集積層を形成する。これにより浅いソース・ドレイン拡散層は不純物集積層に吸引され、高濃度で且つ矩形分布化されたより浅接合が実現される。これにより特に微細PMOSの大電流化と耐パンチスルー化、微細化が達成されるが同時にNMOSにも適用でき、従ってCMOSの大電流化と耐パンチスルー化、微細化が工程数の煩雑化無しに、従って廉価に達成できる。

請求項（抜粋）：

第一導電型である半導体基板の主表面領域の一部に、上記半導体基板の表面で最大濃度となるごとく構成され、且つ深い接合と浅い接合によって区画される第二導電型を有する高濃度不純物領域が形成するPN接合を有し、且つ前記半導体基板の内部で最大濃度を有し、且つ第二導電型を有する前記浅い接合領域を構成する第一の不純物による高濃度領域内部に分布し、前記第一の不純物による高濃度領域の最大不純物濃度よりも低い最大濃度を有する第二の不純物領域を有してなることを特徴とする絶縁ゲート型電界効果型トランジスタ。

IPC (4件)：

H01L 29/78 , H01L 21/265 , H01L 21/8238 , H01L 27/092

FI (3件)：

H01L 29/78 301 S , H01L 21/265 F , H01L 27/08 321 E

Fターム (42件)：

5F040DA01 , 5F040DA10 , 5F040DA21 , 5F040DB03 , 5F040DC01 , 5F040EC04 , 5F040ED01 , 5F040ED05 , 5F040EF01 , 5F040EF02 , 5F040EF03 , 5F040EF11 , 5F040EF18 , 5F040EH02 , 5F040EJ03 , 5F040EJ08 , 5F040EK05 , 5F040EM01 , 5F040EM02 , 5F040EM03 , 5F040FA05 , 5F040FA10 , 5F040FB02 , 5F040FB04 , 5F040FC14 , 5F048AA01 , 5F048AA08 , 5F048AB03 , 5F048AC03 , 5F048BA01 , 5F048BB04 , 5F048BB11 , 5F048BC01 , 5F048BC03 , 5F048BC06 , 5F048BD04 , 5F048BF02 , 5F048BF06 , 5F048BF07 , 5F048BG14 , 5F048DA25 , 5F048DA30

前のページに戻る