特許
J-GLOBAL ID：200903024414326716

高速フーリエ変換装置および方法、可変ビットリバース回路、逆高速フーリエ変換装置および方法、並びにOFDM受信および送信装置

発明者：
中居 祐二

中居 祐二 について

, 
古田 暁広

古田 暁広 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-006247
公開番号（公開出願番号）：特開平11-110370
出願日： 1998年01月16日
公開日（公表日）： 1999年04月23日
要約：
【要約】 (修正有)【課題】 高速フーリエ変換装置において、必要となる記憶容量を削減する。【解決手段】 RAM101に格納された偶数番目のシンボル及びRAM102に格納された奇数番目のシンボルに対し、RAMアドレス生成部105により生成されたRAMアドレスにしたがって、高速フーリエ変換を行う。RAMアドレス変換部131は、入出力用仮アドレスDADを入出力用ビットリバース信号DBRの指示回数だけビットリバース処理を行うことによって入出力用実アドレスRDADに変換すると共に、バタフライ演算用仮アドレスBADをバタフライ演算用ビットリバース信号BBRの指示回数だけビットリバース処理を行うことによってバタフライ演算用実アドレスRDADに変換する。シンボル中の順序を表すインデックスが共通するデータが、RAM101又はRAM102の同一アドレスに格納可能になり、シンボル入力とシンボル出力とのオーバーラップを実現する。
請求項（抜粋）：
高速フーリエ変換(FFT:Fast Fourie Transform )を行う高速フーリエ変換装置であって、入力データを、高速フーリエ変換を行うデータのまとまりであるシンボル毎に格納するRAM(Random Access Memory)と、前記RAMに格納された入力データに対し、バタフライ演算を用いた高速フーリエ変換処理(FFT処理)を行うFFT処理部とを備え、前記RAMは、当該RAMに格納された一のシンボルの入力データに対する前記FFT処理部によるFFT処理の結果得られたデータを、前記一のシンボルの出力データとして格納するものであり、前記FFT処理部は、一のシンボルの出力データおよびこの一のシンボルの出力データの次に前記RAMに格納される他のシンボルの入力データにおいて、シンボル中の順序を表すインデックスが共通するデータが、前記RAMの同一アドレスに格納されるよう、FFT処理を行うものであることを特徴とする高速フーリエ変換装置。
FI (2件)：
G06F 15/332 A ,  G06F 15/332 B
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM