特許

J-GLOBAL ID：200903024415786001

不揮発性半導体記憶装置の製造方法

発明者： 福本 敦 ,  大井 誠
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-225628
公開番号（公開出願番号）：特開平6-077495
出願日： 1992年08月25日
公開日（公表日）： 1994年03月18日
要約：

【要約】【目的】 イオン注入時に所望の不純物以外の不純物が半導体基板に注入されることを防止できる不揮発性半導体記憶装置の製造方法を提供する。【構成】 まず、シリコン基板1の表面の上に酸化膜3が形成される。次に、酸化膜3の表面の上に第1の多結晶シリコン層4が形成される。第1の多結晶シリコン層4の表面にONO膜5を介して第2の多結晶シリコン層6が形成される。次に、第2の多結晶シリコン層6、第1の多結晶シリコン層4を選択的に除去することにより、コントロールゲート電極6とフローティングゲート電極4が形成される。次に、シリコン基板1の表面上に高温酸化膜20が形成される。次に、少なくとも高温酸化膜20を介してシリコン基板1に不純物が注入される。

請求項（抜粋）：

半導体基板の主表面上に第1の絶縁膜を介在して電荷蓄積電極層を形成する工程と、前記電荷蓄積電極層の上に第2の絶縁膜を介在して制御電極層を形成する工程と、少なくとも前記制御電極層と前記第2の絶縁膜と前記電荷蓄積電極層とを選択的に除去することにより電荷蓄積電極と制御電極とを形成する工程と、前記半導体基板の主表面上に保護膜を形成する工程と、少なくとも前記保護膜を貫通させて、前記制御電極と前記電荷蓄積電極とをマスクとして前記半導体基板に不純物を注入する工程とを備えた、不揮発性半導体記憶装置の製造方法。

IPC (4件)：

H01L 29/788 ,  H01L 29/792 ,  H01L 21/265 ,  H01L 27/115

FI (3件)：

H01L 29/78 371 ,  H01L 21/265 H ,  H01L 27/10 434