特許
J-GLOBAL ID：200903024428688874
化合物半導体素子およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
龍華 明裕
公報種別：公開公報
出願番号（国際出願番号）：特願平11-171726
公開番号（公開出願番号）：特開2001-007345
出願日： 1999年06月17日
公開日（公表日）： 2001年01月12日
要約：
【要約】【課題】 長い空乏層幅を有し、電流増幅率の大きい化合物半導体素子を提供することを目的とする。【解決手段】 本発明において、化合物半導体素子100が、n+GaAsドレイン層12、n+GaAsバッファ層14、n-GaAsチャネル層16、p+InGaPゲート層28、n+InGaPソース層30、ドレイン電極22、ゲート電極24およびソース電極26を備える。ゲート層28が、隣接するチャネル領域の禁制帯幅よりも広い禁制帯幅を有する半導体材料で形成される。ゲート/チャネル接合をヘテロ接合とすることによって、チャネル層16に形成される空乏層幅を、ホモ接合の場合よりも広くすることができる。また、ソース層30が、隣接するチャネル領域の禁制帯幅よりも広い禁制帯幅を有する半導体材料で形成される。ソース/チャネル接合をヘテロ接合とすることによって、ホモ接合の場合よりも、電流増幅率を大きくすることができる。
請求項（抜粋）：
第1導電型の化合物半導体を含むドレイン領域と、前記ドレイン領域に隣接して設けられた第1導電型の化合物半導体を含むチャネル領域と、前記チャネル領域に隣接して設けられた第1導電型の化合物半導体を含むソース領域と、前記チャネル領域に隣接して設けられた第2導電型の化合物半導体を含むゲート領域とを備えた化合物半導体素子であって、前記ゲート領域は、隣接する前記チャネル領域の禁制帯幅よりも広い禁制帯幅を有するゲート層を含むことを特徴とする化合物半導体素子。
Fターム (18件)：
5F102FA00
, 5F102FA02
, 5F102FB01
, 5F102GA02
, 5F102GB04
, 5F102GC08
, 5F102GD05
, 5F102GJ05
, 5F102GK05
, 5F102GL05
, 5F102GM05
, 5F102GQ01
, 5F102GR09
, 5F102GR13
, 5F102GR17
, 5F102HC01
, 5F102HC02
, 5F102HC15
