半導体記憶装置およびその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：木村高久
公報種別：公開公報
出願番号（国際出願番号）：特願平3-309424
公開番号（公開出願番号）：特開平5-145036
出願日： 1991年11月25日
公開日（公表日）： 1993年06月11日
要約：

【要約】 (修正有)【目的】本発明は、キャパシタ容量の増大をはかることを目的とする。【構成】本発明では、ストレージノードコンタクト8から突出するように形成された筒状の側壁絶縁膜9の内壁から突出端を通り、外側側壁の下端を残すようにストレージノード電極10を形成している。また、本発明の方法では、ストレージノードコンタクト8から突出するように筒状の側壁絶縁膜9を形成し、さらに電極材料を全面に堆積した後、全面をレジストで被覆し、フォトリソグラフィにより、外壁下部を除いて筒状の側壁絶縁膜9の周りの電極材料を覆うようにレジストをパターニングし、このレジストをマスクとして電極材料をエッチングし、ストレージノードコンタクト8から突出するように形成された筒状の側壁絶縁膜9の内壁から突出端を通り、外側側壁の下端を残す形状のストレージノード電極10を形成するようにしている。

請求項（抜粋）：

MOSFETと、前記MOSFETのソ-スまたはドレイン領域に、ストレ-ジノ-ドコンタクトを介して接続されたストレ-ジノ-ド電極とキャパシタ絶縁膜とプレ-ト電極とからなるキャパシタとによって、メモリセルを形成してなるDRAMにおいて、前記ストレ-ジノ-ド電極は、ストレージノードコンタクトから突出するように形成された筒状の側壁絶縁膜の内壁から突出端を通り、外側側壁の下端を残すように構成されていることを特徴とする半導体記憶装置。

前のページに戻る