特許

J-GLOBAL ID：200903024452431914

半導体集積回路装置およびその製造方法

発明者： 青山 仁子 ,  石井 正宏 ,  国友 久彰 ,  常野 克己 ,  中村 高秀 ,  佐藤 久子 ,  増田 弘生
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-051893
公開番号（公開出願番号）：特開平9-246535
出願日： 1996年03月08日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 微細なMISトランジスタを有する半導体集積回路装置において、容量の増大を招くことなく、ソース領域およびドレイン領域間のリーク電流を抑制する。【解決手段】 nチャネル形のMOS・FET4のソース領域4sおよびドレイン領域4dの間において、ソース領域4s、ドレイン領域4dおよびチャネル領域4cから離間した位置に、ソース領域4sおよびドレイン領域4d間に流れるリーク電流を抑制するためのp形の半導体領域5aを設けた。

請求項（抜粋）：

半導体基板上にMISトランジスタを有する半導体集積回路装置であって、前記MISトランジスタのソース領域とドレイン領域との間において、前記ソース領域、ドレイン領域および半導体基板上部のチャネル領域から離間する位置に、前記ソース領域とドレイン領域との間にリーク電流が流れるのを抑制するために、前記ソース領域およびドレイン領域に導入された不純物とは逆導電形の不純物が導入された半導体領域を設けたことを特徴とする半導体集積回路装置。