半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：滝本智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-026482
公開番号（公開出願番号）：特開平10-223869
出願日： 1997年02月10日
公開日（公表日）： 1998年08月21日
要約：

【要約】【課題】セルの配置配線により生じる長い配線による遅延を削減する。【解決手段】「アレイを縦にn分割、横にm分割する列及び行の一部」にダミーセル71を配置した半導体集積回路であり、上記半導体集積回路において、基本セルaの出力は上記ノード(n1)及び配線(s1〜s3)を経由し基本セルe及びダミーセル71の入力ゲートに入力され、ダミーセル71は中継バッファとして機能し、さらに前記ノード及び配線を経由し基本セルb〜dの入力ゲートに入力される。

請求項（抜粋）：

少なくとも1つのP型トランジスタと、1つのN型トランジスタで構成される基本セルをアレイ状に配置し、基本セル間の配線により回路ネットリストと等価な論理を実現するゲートアレイ型半導体集積回路において、前記基本セルと同一のセル幅を有する高駆動型セルを、前記アレイの特定箇所に配置したことを特徴とする半導体集積回路。

IPC (3件)：

H01L 27/118 , G06F 17/50 , H01L 21/82

FI (3件)：

H01L 21/82 M , G06F 15/60 658 U , H01L 21/82 W

前のページに戻る