半導体基板のドライエッチング方法

発明者： ,
出願人/特許権者：
代理人 (1件)：吉田研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-124005
公開番号（公開出願番号）：特開平10-051048
出願日： 1997年05月14日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】寸法精度の高いマイクロデバイスおよび微細電気機械システムの製造に特に適しているドライエッチング方法を提供することにある。【解決手段】 p層28とn層26とを接触させて形成されるp-nヘテロ接合29を有する半導体基板24をエッチングするドライエッチング方法は、p-nヘテロ接合29にp-n降伏電圧より低い逆バイアス電圧をかける。また、化学反応性イオン14を含むプラズマ流12をn層26に照射し、逆バイアス電圧がかけられたヘテロ接合29で実質的に停止するまで、基板24のマスクしていない領域のエッチングを続ける。さらに、下方エッチング進行中の基板24への側壁損傷を抑制するために、基板24を冷却または浸食可能材料で定期的に再被覆する。

請求項（抜粋）：

p層とn層とを接触させて形成されるp-nヘテロ接合を有する半導体基板をエッチングするマイクロマシン加工方法であって、前記半導体基板のp-nヘテロ接合に、p-n降伏電圧より低い逆バイアス電圧を印加するステップと、化学反応性の陰イオンを含むプラズマを当てて前記n層を下方へエッチングし、前記逆バイアスされたp-nヘテロ接合で下方エッチングを実質的に停止させるステップとを含むマイクロマシン加工方法。

IPC (2件)：

H01L 49/00 , H01L 21/3065

FI (2件)：

H01L 49/00 Z , H01L 21/302 J

前のページに戻る