特許

J-GLOBAL ID：200903024510859466

ビット同期回路

発明者： ▲吉▼野 豊彦 ,  羽山 豊 ,  鈴木 昌幸 ,  小太刀 裕基
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-140463
公開番号（公開出願番号）：特開平8-335937
出願日： 1995年06月07日
公開日（公表日）： 1996年12月17日
要約：

【要約】 (修正有)【目的】 入力のデータ信号とシステムのクロック信号との間で高精度なクロック同期を確立する。【構成】 データ信号DIをその公称周期Tよりも短い所定遅延差の複数の位相信号D1〜D7に展開する位相展開部1と、D1〜D7を共通クロックSCKでサンプリングし、得られた各サンプリング位相信号SP1〜SP7について夫々特定のパターン信号を検出する信号検出部2と、複数の検出結果信号P1〜P7について所定の組合せパターンの有無を検出し、対応する位相のデータ信号を選択する位相選択部4とを備える。位相展開部1はデータ信号DIを公称周期Tの2周期以上に渡る複数の位相信号D1〜Dnに展開する。位相選択部4はP1〜P7について少なくとも3つの異なる組合せパターンの検出を行う。

請求項（抜粋）：

入力のデータ信号をその公称周期よりも短い所定遅延差の複数の位相信号に展開する位相展開部と、各位相信号を共通のクロック信号でサンプリングし、得られた各サンプリング位相信号について夫々に特定の信号又は特定のパターン信号を検出する信号検出部と、信号検出部の複数の検出結果信号について所定の組合せパターンの有無を検出すると共に、該組合せパターンの検出が得られたことにより対応する位相のデータ信号を選択する位相選択部とを備えることを特徴とするビット同期回路。

IPC (2件)：

H04L 7/08 ,  H04L 7/027

FI (2件)：

H04L 7/08 C ,  H04L 7/02 A

引用特許：

出願人引用 (3件)

• 特開平3-151737
  
• 特開昭62-249538
  
• 特開平4-365239
  

審査官引用 (1件)

• 特開平3-151737