特許

J-GLOBAL ID：200903024524933618

高抵抗負荷型SRAM集積回路

発明者： 柴田 啓次
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 森 哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-320880
公開番号（公開出願番号）：特開平6-168593
出願日： 1992年11月30日
公開日（公表日）： 1994年06月14日
要約：

【要約】【目的】メモリ集積回路としての機能を損なうことなく、高抵抗負荷型メモリセルを構成する高抵抗の低抵抗化並びにジャンクション・リーク不良を検出可能とする。【構成】高抵抗負荷型のメモリセル10を構成する高抵抗HR1 及びHR2 を、電源に接続された状態,接地に接続された状態及び電源,接地のいずれにも接続されていない状態に切り換え可能とする。そして、ビット線B,B ̄をプリチャージ用ライン3,4から切り離し可能とするとともに、そのビット線B,B ̄を流れる電流の値を電流検出型アンプ13,14により個別に測定可能とする。

請求項（抜粋）：

多数の高抵抗負荷型メモリセルをマトリックス状に配設してなるメモリ集積回路において、前記高抵抗負荷型メモリセルを構成する高抵抗負荷を電源接続状態,接地接続状態及びハイ・インピーダンス状態のいずれかに設定可能な状態設定手段と、前記高抵抗負荷が接地接続状態又はハイ・インピーダンス状態となった場合に前記高抵抗負荷型メモリセルが接続されたビット線に規定以上の電流が流れていることを検知する電流検知手段と、を設けたことを特徴とする高抵抗負荷型SRAM集積回路。

IPC (3件)：

G11C 11/413 ,  G11C 29/00 303 ,  H01L 27/11

FI (2件)：

G11C 11/34 341 D ,  H01L 27/10 381