特許

J-GLOBAL ID：200903024533658425

半導体装置及びその制御方法

発明者： 大村 一郎 ,  ヴォルフガング・フィクトナー ,  二宮 英彰 ,  大橋 弘通 ,  小倉 常雄
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-381580
公開番号（公開出願番号）：特開2003-188382
出願日： 1998年03月12日
公開日（公表日）： 2003年07月04日
要約：

【要約】【課題】 本発明は、高電圧、高電流時にもゲート電圧を安定させ、電流不均一や発振等を阻止でき、もって、装置を破壊から保護して信頼性の向上を図る。【解決手段】 n型ベース層3のp型エミッタ層1、コレクタ電極2とは反対側の表面にp型ベース層4が形成され、p型ベース層4の表面にn型ソース層5が形成されている。n型ソース層5とp型ベース層4はエミッタ電極に接続され、n型ソース層5の表面からp型ベース層4を貫通してn型ベース層3の途中の深さまで第1トレンチ及び第2トレンチが形成され、第1トレンチ内にゲート絶縁膜6tを介してゲート電極7tが形成され、第2トレンチ内に絶縁膜を介して埋込電極が形成されている。埋込電極とエミッタ電極とは電気的に接続されて実質的に同電位となっている。

請求項（抜粋）：

第1導電型ベース層と、この第1導電型ベース層の表面に形成された第2導電型エミッタ層と、この第2導電型エミッタ層に形成されたコレクタ電極と、前記第1導電型ベース層における前記第2導電型エミッタ層とは反対側の表面に形成された第2導電型ベース層と、この第2導電型ベース層の表面に形成された第1導電型ソース層と、この第1導電型ソース層と前記第2導電型ベース層とに形成されたエミッタ電極と、前記第1導電型ソース層の表面から前記第2導電型ベース層を貫通して前記第1導電型ベース層の途中の深さまで形成された第1トレンチ内にゲート絶縁膜を介して埋込形成されたゲート電極と、前記第2導電型ベース層の表面から前記第1導電型ベース層の途中の深さまで形成された第2トレンチ内に絶縁膜を介して埋込形成された埋込電極とを備え、この埋込電極と前記エミッタ電極とは電気的に接続されて実質的に同電位となっていることを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 657 ,  H01L 29/78 652 ,  H01L 29/78 653 ,  H01L 29/78 655

FI (5件)：

H01L 29/78 657 F ,  H01L 29/78 652 F ,  H01L 29/78 653 A ,  H01L 29/78 655 A ,  H01L 29/78 657 G

引用特許：

出願人引用 (1件)

• 特開平4-355968