特許

J-GLOBAL ID：200903024537939623

厚膜印刷基板の製造方法

発明者： 中村 文義 ,  奥村 孝正
出願人/特許権者： 株式会社住友金属エレクトロデバイス
代理人 (1件)： 加古 宗男
公報種別：公開公報
出願番号（国際出願番号）：特願2000-121081
公開番号（公開出願番号）：特開2001-298255
出願日： 2000年04月17日
公開日（公表日）： 2001年10月26日
要約：

【要約】【課題】 セラミック基板の表面に2層以上の厚膜導体層と厚膜抵抗体を印刷・焼成する際の焼成回数を少なくすると共に、厚膜抵抗体の抵抗値のばらつきを少なくする。【解決手段】 セラミック基板21の表面に1層目の厚膜導体層23を印刷して焼成する。その後、セラミック基板21の表面に厚膜抵抗体22を印刷した後に、1層目の厚膜導体層23上に2層目の厚膜導体層24を印刷する。その後、厚膜抵抗体22と2層目の厚膜導体層24とを同時焼成する。このようにすれば、焼成回数を従来よりも1回少なくできると共に、厚膜抵抗体22の印刷時にスクリーンマスクを従来よりセラミック基板21の表面に近付けて厚膜抵抗体22を印刷することができ、厚膜抵抗体22の印刷膜厚を安定させることができて、抵抗値のばらつきを少なくすることができる。

請求項（抜粋）：

セラミック基板の表面に、2層以上の厚膜導体層と厚膜抵抗体を印刷・焼成する厚膜印刷基板の製造方法において、前記セラミック基板の表面に1層目の厚膜導体層を印刷して焼成し、その後、前記セラミック基板の表面に前記厚膜抵抗体を印刷した後に、前記1層目の厚膜導体層上に2層目の厚膜導体層を印刷し、その後、前記厚膜抵抗体と前記2層目の厚膜導体層とを同時焼成することを特徴とする厚膜印刷基板の製造方法。

IPC (2件)：

H05K 3/12 610 ,  H05K 1/16

FI (2件)：

H05K 3/12 610 F ,  H05K 1/16 C

Fターム (26件)：

4E351AA07 ,  4E351BB01 ,  4E351BB05 ,  4E351BB23 ,  4E351BB24 ,  4E351BB31 ,  4E351CC11 ,  4E351CC23 ,  4E351DD01 ,  4E351DD04 ,  4E351DD32 ,  4E351GG06 ,  4E351GG20 ,  5E343AA02 ,  5E343AA23 ,  5E343BB08 ,  5E343BB16 ,  5E343BB24 ,  5E343BB59 ,  5E343BB63 ,  5E343BB72 ,  5E343DD02 ,  5E343ER35 ,  5E343GG06 ,  5E343GG11 ,  5E343GG13