特許

J-GLOBAL ID：200903024559515940

フリップフロップ回路

発明者： 野上 一孝
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-343326
公開番号（公開出願番号）：特開平10-190416
出願日： 1996年12月24日
公開日（公表日）： 1998年07月21日
要約：

【要約】【課題】フリップフロップ回路における消費電力の削減を図る。【解決手段】データを保持するラッチ回路13と、入力データのノード16、17とラッチ回路13との間に挿入されたスイッチ回路18と、クロック信号CKの立上がり時と降下時のそれぞれ所定期間にスイッチ回路13が導通するようなクロック信号CKX、CKYを発生してスイッチ回路13内のトランジスタ25、26、27、28の各ゲートに供給する制御回路19とを具備している。

請求項（抜粋）：

データを保持するラッチ回路と、入力データのノードと上記ラッチ回路との間に挿入されたスイッチ回路と、クロック信号の立上がり時と降下時のそれぞれ所定期間に上記スイッチ回路が導通するように制御する制御回路とを具備したことを特徴とするフリップフロップ回路。