特許
J-GLOBAL ID：200903024563311594
半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
八田 幹雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-203688
公開番号（公開出願番号）：特開平6-053488
出願日： 1992年07月30日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】 原子レベル(数nm)の線幅の1次元伝導チャネルを持つMOS構造の半導体装置およびその製造方法を提供すること。【構成】 先端断面の曲率半径が5nm以下である単結晶シリコンの稜線構造を有するMOS半導体装置および<100>面のシリコン基板1 上に形成された第1のマスク材料2 内のエッチング窓を通して該シリコン基板をエッチングし、<111>面3aを露出させる工程と、前記<111>面に第2のマスク材料4を形成する工程と、前記第1のマスク材料を除去する工程と、前記第2のマスク材料に隣接する部分に<111>面3bを露出させる工程と、前記第2のマスク材料を除去する工程と、該シリコン基板上に絶縁膜を形成する工程と、前記絶縁膜上にゲート電極を形成する工程とを具備する製造方法。
請求項（抜粋）：
先端断面の曲率半径が5nm以下である単結晶シリコンの稜線構造と、前記単結晶シリコンの稜線構造上に形成された絶縁膜と、前記絶縁膜上に形成されたゲート電極からなることを特徴とする半導体装置。
FI (2件)：
H01L 29/78 301 B
, H01L 29/78 301 H
