化合物半導体スイッチ回路装置

発明者： ,
出願人/特許権者：
代理人 (1件)：芝野正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2001-121292
公開番号（公開出願番号）：特開2002-314042
出願日： 2001年04月19日
公開日（公表日）： 2002年10月25日
要約：

【要約】 (修正有)【課題】化合物半導体スイッチ回路装置で有用性を認められていた2連スイッチ回路装置において、パッケージのピン数とチップサイズを必要最小限とした1組の相補信号である制御信号で動作可能な2回路2連スイッチ阻止を提供する。【解決手段】第1、第2のFETのそれぞれのソース電極あるいはドレイン電極に接続された第1、第2の入力端子又は、第3、第4のFETのそれぞれのソース電極あるいはドレイン電極に接続された第3、第4の入力端子又は、第1、第2のFETのドレイン電極あるいはソース電極に接続された第1の共通出力端子と、又、第3、第4のFETのドレイン電極あるいはソース電極に接続された第2の共通出力端子と、第1、第3のFETのそれぞれのゲート電極と第1の制御端子とを接続する接続手段と、第2、第4のFETのそれぞれのゲート電極と第2の制御端子とを接続する接続手段とを具備したスイッチ回路装置。

請求項（抜粋）：

チャネル層表面にソース電極、ゲート電極およびドレイン電極を設けた第1、第2および第3、第4のFETと、前記第1、第2のFETのそれぞれのソース電極あるいはドレイン電極に接続された第1、第2の入力端子と、前記第3、第4のFETのそれぞれのソース電極あるいはドレイン電極に接続された第3、第4の入力端子と、前記第1、第2のFETのドレイン電極あるいはソース電極に接続された第1の共通出力端子と、前記第3、第4のFETのドレイン電極あるいはソース電極に接続された第2の共通出力端子と、前記第1、第3のFETのそれぞれのゲート電極と第1の制御端子とを接続する接続手段と、前記第2、第4のFETのそれぞれのゲート電極と第2の制御端子とを接続する接続手段とを具備し、前記接続手段のうち前記第3のFETのゲート電極と前記第1の制御端子とを接続する接続手段と前記第2のFETのゲート電極と前記第2の制御端子とを接続する接続手段を、それぞれパッドとFET素子の間をパッドに沿って延在させ、前記第1、第2の制御端子に制御信号を印加することを特徴とする化合物半導体スイッチ回路装置。

IPC (5件)：

H01L 27/095 , H01L 21/06 , H01L 21/8232 , H03K 17/00 , H03K 17/693

FI (4件)：

H03K 17/00 E , H03K 17/693 A , H01L 29/80 E , H01L 27/06 F

Fターム (34件)：

5F102GA01 , 5F102GA17 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GJ05 , 5F102GL05 , 5F102GS02 , 5F102GS09 , 5F102GT03 , 5J055AX46 , 5J055AX47 , 5J055BX06 , 5J055CX03 , 5J055CX24 , 5J055DX12 , 5J055DX44 , 5J055DX48 , 5J055DX53 , 5J055DX55 , 5J055DX83 , 5J055DX88 , 5J055EX07 , 5J055EY01 , 5J055EY21 , 5J055EZ12 , 5J055FX05 , 5J055FX08 , 5J055FX12 , 5J055FX17 , 5J055FX21 , 5J055GX01 , 5J055GX07 , 5J055GX08

前のページに戻る