特許

J-GLOBAL ID：200903024565162413

半導体入力保護装置

発明者： 村山 元章
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-279522
公開番号（公開出願番号）：特開平5-121670
出願日： 1991年10月25日
公開日（公表日）： 1993年05月18日
要約：

【要約】【構成】本発明の半導体入力保護装置は、コレクタが信号線8に、エミッタ及びベースがそれぞれ接地線6に接続されたNPN型バイポーラトランジスタQと、ドレインもしくはソースの一方が信号線8に、他方が接地線6に接続され、ゲート電極5が信号線8もしくは電源線7に接続された電源電圧より高い閾値電圧も持つNチャネル型MOSトランジスタM1とから構成される。【効果】入力保護素子としてNPN型バイポーラトランジスタQと厚膜ゲート酸化膜を有するNチャネル型MOSトランジスタM1を用いために、高電圧インターフェースを行なっても、保護用MOSトランジスタが機能しなくなるという不具合を防止できる。

請求項（抜粋）：

コレクタがパッドにつながる信号線に、エミッタ及びベースが、それぞれ接地線に接続されたNPN型バイポーラトランジスタと、ドレインもしくはソースの一方が前記信号線に、他方が電源線に接続され、ゲート電極が前記信号線もしくは電源線に接続された電源電圧より高い閾値電圧を持ち、ゲート絶縁膜が内部回路を構成するMISトランジスタのゲート絶縁膜より厚いNチャネル型MISトランジスタとを有することを特徴とする半導体入力保護装置。

引用特許：

審査官引用 (3件)

• 特開昭60-053070
  
• 特開昭62-069678
  
• 特開平3-060066