特許

J-GLOBAL ID：200903024567353216

集積回路

発明者： イシック シー.キツィルヤーリ ,  イ マ ,  セイリー マンシン マーチャント ,  プラディプ クマー ロイ
出願人/特許権者： ルーセント テクノロジーズ インコーポレイテッド
代理人 (1件)： 三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願2000-189026
公開番号（公開出願番号）：特開2001-044140
出願日： 2000年06月23日
公開日（公表日）： 2001年02月16日
要約：

【要約】【課題】 従来構造において二酸化シリコンのごく薄い層で起こる問題を回避しながら、特徴サイズを小さくして、集積化/極小化を増加させるような、ゲート誘電体構造とその製造方法を提供する。【解決手段】 基板とゲート電極との間に形成された、誘電体材料層を有するゲートスタック構造と、その製造方法を提供し、この誘電体材料層は、2.5nm以下の電気的厚さを有し、そして二酸化シリコン以外の、少なくとも1つの層を有する。基板上に誘電体材料層を堆積し、この誘電体材料層の上に直接導電層を堆積することにより形成する。

請求項（抜粋）：

基板(101)と、前記基板の上に形成された誘電体材料層(103)と、前記誘電体材料層の上に形成された電極(104)と、を有し、前記誘電体材料層(103)は、2.5nm以下の等価電気厚さを有し、かつ二酸化シリコン以外の少なくとも1つの層を含むことを特徴とする集積回路。

IPC (5件)：

H01L 21/283 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/43 ,  H01L 29/78

FI (4件)：

H01L 21/283 C ,  H01L 27/08 321 D ,  H01L 29/62 G ,  H01L 29/78 301 G

引用特許：

審査官引用 (2件)

• 特開昭62-035562
  
• 特開平2-184079