埋込みソース電極を含むスーパートレンチMOSFETおよびそれを製造する方法

発明者： , , , , , , ,
出願人/特許権者：
代理人 (6件)：深見久郎 , 森田俊雄 , 仲村義平 , 堀井豊 , 野田久登 , 酒井將行
公報種別：公表公報
出願番号（国際出願番号）：特願2007-510901
公開番号（公開出願番号）：特表2007-535822
出願日： 2005年04月26日
公開日（公表日）： 2007年12月06日
要約：

トレンチMOSFETにおいて、溝の下部が、エピタキシャル層および半導体基板から絶縁されるがソース領域と電気的に接触している埋込みソース電極を含む。MOSFETが「オフ」状態にある場合、埋込みソース電極のバイアスによってメサの「ドリフト」領域が減少し、電流を遮断するMOSFETの能力が強化される。それゆえに、ドリフト領域のドーピング濃度が高くなり、MOSFETのオン抵抗が減少する。埋込みソース電極はまた、MOSFETのゲートからドレインのキャパシタンスを減少させ、高周波で動作するMOSFETの能力を改良する。有利には、基板は、環状のメサによって分離される複数の環状の溝と、ソース金属領域によって分離される複数のゲート金属脚部において中央領域から外に延びるゲート金属膜とを含んでもよい。

請求項（抜粋）：

トレンチゲートMOSFETであって、その第1の表面で形成される第1および第2の溝を有する半導体基板であって、前記第1および第2の溝がその間でメサを形成し、前記メサが、前記第1の表面で前記第1および第2の溝に隣接して配置された第1の導電型のソース領域と、前記第1および第2の溝に隣接した前記第1の導電型の反対側にあり、前記ソース領域との接合部を形成する第2の導電型のボディ領域と、前記第1および第2の溝に隣接して配置され前記ボディ領域との接合部を形成する前記第1の導電型のドリフト領域であって、前記ドリフト領域は、前記ドリフト領域の中央部分に実質的に均一なドーピング濃度Nconstを有するドリフト領域と、を備える半導体基板と、前記第1の表面と反対側の前記基板の第2の表面に隣接した前記第1の導電型のドレイン領域であって、前記ドレイン領域はNconstより高いドーピング濃度を有するドレイン領域と、前記基板の前記第1の表面上にあり、前記ソース領域と電気的に接触している金属膜と、を備えるトレンチゲートMOSFETであって、各前記第1および第2の溝が、ゲート電極を含む上部であって、前記ゲート電極はゲート酸化層によって前記ボディ領域から分離されている上部と、埋込みソース電極を含む下部であって、前記埋込みソース電極は第2の酸化膜によって前記ドリフト領域から、および第3の酸化膜によって前記ゲート電極から電気的に絶縁されていて、前記埋込みソース電極は前記ソース領域に電気的に接続している下部と、を備える、トレンチゲートMOSFETであって、前記メサの幅、前記溝の幅および前記ドリフト領域の前記ドーピング濃度Nconstは、前記ドリフト領域が、Vdsと等しいドレインからソースの電圧で十分に減少されるが、Vdsより小さいドレインからソースの電圧では十分に減少しないように定められることを特徴とし、前記第2の酸化膜のcmでの厚さが、ボルトでの前記電圧Vdsの10-7倍にほぼ等しいことを特徴とする、トレンチゲートMOSFET。

IPC (1件)：

H01L 29/78

FI (4件)：

H01L29/78 652H , H01L29/78 653A , H01L29/78 652M , H01L29/78 652S

引用特許：

出願人引用 (6件)

米国特許第4,914,058号
米国特許第5,637,898号
米国特許第5,998,833号

全件表示

審査官引用 (2件)

半導体素子
公報種別：公開公報出願番号：特願2001-144730 出願人：株式会社東芝
絶縁ゲート型半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2004-096785 出願人：トヨタ自動車株式会社, 株式会社デンソー

前のページに戻る