特許
J-GLOBAL ID：200903024585008437
階層型キャッシュ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-073256
公開番号（公開出願番号）：特開平10-269139
出願日： 1997年03月26日
公開日（公表日）： 1998年10月09日
要約：
【要約】【課題】 バスブリッジユニットが故障すると、バスブリッジユニットに接続されたプロセッサユニットが有するデータが全てバスブリッジユニットへ出力されていたため、この故障の影響を受けるプロセッサユニットで更新されたデータが、故障の影響のない下位の第二のキャッシュメモリへ転送させ、そして記録するまでに時間が遅かった。【解決手段】 情報が記録された第一のキャッシュを有し、上記情報の処理を行う複数のプロセッサユニット、上記複数のプロセッサユニットの処理により上記第一のキャッシュに記録された情報が変更されたことを示す信号と、上記変更された情報が記録された上記第一のキャッシュを有するプロセッサユニットとを対応させて記録したキャッシュタグを有し、上記複数のプロセッサユニットに接続されたバスブリッジユニット、を備える。
請求項（抜粋）：
情報が記録された第一のキャッシュを有し、上記情報の処理を行う複数のプロセッサユニット、上記複数のプロセッサユニットの処理により上記第一のキャッシュに記録された情報が変更されたことを示す信号と、上記変更された情報が記録された上記第一のキャッシュを有するプロセッサユニットとを対応させて記録したキャッシュタグを有し、上記複数のプロセッサユニットに接続されたバスブリッジユニット、を備えたことを特徴とする階層型キャッシュ装置。
IPC (2件)：
G06F 12/08
, G06F 12/08 310
G06F 12/08 J
, G06F 12/08 B
, G06F 12/08 F
, G06F 12/08 310 Z
